「processor chip」を含む例文一覧(216)
＜前へ 1 2 3 4 5 次へ＞- To provide an inexpensive data processor of high reliability capable of preventing the reliability from getting low, even when using a memory chip having 16 bits of width, and a memory correction method therefor.
低価格でありながら信頼性が高く、かつ、１６ビットの幅を持つメモリチップを使用しても信頼性が低下しないデータ処理装置及びそのメモリ訂正方法を提供する。 - 特許庁 - Also, this problem can be solved by also a method in which a processor and a ROM in which compressing and expanding program are recorded are integrated on a memory LSI with one chip instead of the logic circuit.
また、論理回路の代わりに、プロセッサとプロセッサを制御する圧縮伸張プログラムを記録したＲＯＭをメモリＬＳＩ上にワンチップ集積する方法によっても解決できる。 - 特許庁 - In this case, both the processors 202a to 202c for tasks are provided with processor parts 204a to 204c integrated with integrated memory parts 206a to 206c by on-chip buses 208a to 208c.
タスク向けプロセッサ（２０２ａ−２０２ｃ）は何れも、オン・チップ・バス（２０８ａ−２０８ｃ）によって集積メモリ部分（２０６ａ−２０６ｃ）に結合されたプロセッサ部分（２０４ａ−２０４ｃ）を含む。 - 特許庁 - The AGC circuit detects the amplitude between the sink chip level and the pedestal level of an input signal applied to a video signal processor, and controls so that the amplitude matches with a given threshold.
映像信号処理部に入力された入力信号のシンクチップレベルとペデスタルレベル間の振幅を検出し、前記振幅が所定のしきい値に整合するように制御する。 - 特許庁 - Thereafter, cracks connecting a linear processor and inner cracks are generated in a substrate rear, by applying a force directed toward a substrate surface side, thus separating each element chip 10a.
その後、基板裏面に基板表面側に向かって力を加えて線状加工部および内部亀裂をつなぐ亀裂を生じさせることによって個々の素子チップ１０ａを分離する。 - 特許庁 - Upon inputting at least any one of the processing item for the image processing or the processing accuracy level, the image processor 10 reads the color chip data group complying with the input processing item and the processing accuracy level and processes an image by using the color chip data group.
画像処理の処理項目および処理精度レベルの少なくともいずれか一方を入力すると、画像処理装置１０は、入力された処理項目および処理精度レベルに対応する色票データ群を読み出し、該色票データ群を用いて画像処理を行う。 - 特許庁 - To highly improve product defect rate without quality of product (planograph printing plate) being affected by the deformation of a cut chip (selvage) when a strip web with the slip sheet in tight contact is continuously cut by a slitter in the carrying direction and strip-formed cut chips are carried to a cut chip processor.
合紙が密着された帯状のウェブを搬送方向にスリッタで連続裁断し、裁断した帯状の裁断屑を裁断屑処理機へ搬送する際に、裁断屑（耳）の変形により製品（平版印刷版）の品質が影響を受けず、製品歩留りを高く維持する。 - 特許庁 - This processor has heating points correlated with the amount of heat generated therein provided one on each element or function block 2, and is structured so as to control the execution of the program by counting the heating points of activated elements or function blocks 2 to predict the amount of heat generated in a chip as a whole and the temperature of the chip.
この発明は、素子または機能ブロック２毎に発熱量と相関関係のある発熱ポイントを設け、活性化している素子または機能ブロック２の発熱ポイントをカウントしてチップ全体の発熱量およびチップ温度を予測し、プログラムの実行を制御するように構成される。 - 特許庁 - To provide an electronic apparatus which keeps the size of a chip constituting a central processor small and the resistance against static electricity high by minimizing the total number of output terminals of an image signal and a control signal against a plurality of display panels in the central processor.
中央処理装置において、複数の表示パネルに対する映像信号及び制御信号の出力端子の総数を最小限に抑えることで、中央処理装置を構成するチップのサイズを小さく維持し、かつ静電気に対する耐性を高く維持できる電子装置を提供する。 - 特許庁 - Further, the processor is equipped with a 2nd detecting circuit 12 which detects whether or not the 1st detecting circuit 8 can detects the sink chip normally according to the output of the A/D converter 7 and a 2nd clamp circuit 3 which is operated to shift the analog video signal in the direction to be detected normally the sink chip when the sink chip can not be detected normally.
さらに、ビデオ信号処理装置はＡ／Ｄ変換器７の出力に基づいて第１検出回路８が前記シンクチップを正常に検出することができるか否かを検出する第２検出回路１２と、正常に検出できないとき、前記アナログビデオ信号を正常に検出できる方向にシフトするように動作する第２クランプ回路３とを備えている。 - 特許庁 - The data processor is an LSI with the functions of decoders and encoders integrated in one chip, and is built in a recording and reproducing device capable of treating a CD and DVD as a recording medium.
データ処理装置は、デコーダ及びエンコーダの機能を１チップに集積してなるＬＳＩであり、記録媒体としてＣＤとＤＶＤとを扱うことが可能な記録再生装置に組み込まれる。 - 特許庁 - A chip circuit 21 suppresses an amplitude of an image pickup signal obtained at a CCD 16 of an endoscope 1 that is an example of the photographing device into a prescribed amplitude range and the resulting image pickup signal is fed to a video processor 4.
撮影装置の一例である内視鏡装置１のＣＣＤ１６で得られる撮像信号の振幅は、クリップ回路２１により所定の振幅範囲に抑えられて、ビデオプロセッサ４へ与えられる。 - 特許庁 - A calculating method which performs the fixed-point arithmetic of logistic maps and its calculations are installed in the chip (FPGA, etc.), of an integrated circuit to obtain a dedicated processor, and the pseudo-random number is generated fast.
ロジスティックマップの固定小数点演算を行う計算手法と、その計算をビット操作で集積回路のチップ（ＦＰＧＡ等）にインストールし専用プロセッサー化して、擬似乱数を高速に生成する。 - 特許庁 - Each node includes a plurality of processors and an interconnect chip set, the method issues a request for data from a processor in a first node and passes the request for data to other nodes through an expansion port (or scalability port).
各ノードは、複数のプロセッサおよび相互接続チップセットを含み、第１のノード内のプロセッサからデータ要求を発行し、拡張ポート（またはスケーラビリティポート）を通してこのデータ要求を他のノードに渡す。 - 特許庁 - To provide an information processor, program, and an information processing system, wherein a user can browse all the display of services such as services not using applications, using a memory region of an IC chip.
ＩＣチップのメモリ領域を使用する、アプリケーションを使用しないサービスなどの全てのサービスの表示をユーザが閲覧することが可能な情報処理装置、プログラム、および情報処理システムを提供する。 - 特許庁 - A method for routing packets in a multi-core processor including multiple cores connected by an on-chip network includes identifying ports that are incorrect while routing the packet.
１つの実施形態において、オンチップネットワークによって接続された複数のコアを含むマルチコアプロセッサにおけるパケットのルーティング方法は、パケットのルーティング中に、不正であるポートを同定することを含む。 - 特許庁 - The visual inspection equipment 11 comprises a CCD camera 19 for imaging the external view of a chip component, and an image processor 20 for deciding whether the external view is defective from an external view thus imaged.
外観検査装置１１を、チップ部品の外観画像を撮影するＣＣＤカメラ１９と、撮影された外観画像から外観不良の存否を判定する画像処理装置２０とを備えた構成とした。 - 特許庁 - To provide an economically producible adaptor having a standardized terminal based on PCMCIA standards and allowed to be brought into contact with a chip card to be connected to a data processor or the like.
ＰＣＭＣＩＡ基準に基づいて規格化された端子を有し、データ処理装置などに接続できるチップカード（４）を接触させることができる経済的に製作可能なアダプタを提供する。 - 特許庁 - The data-system bonding pads that the memory chips connected by data-system wiring lines correspond to are so arrayed that the memory chips are alternately different from an array of the plurality of data-system bonding pads of the data processor chip.
データプロセッサチップの複数のデータ系ボンディングパッドの配列に対してデータ系配線で接続されるメモリチップの対応するデータ系ボンディングパッドの配列は順次メモリチップが交互に相違する配列とされる。 - 特許庁 - To provide a dicing apparatus having a processor which draws, lays and fixes a dicing sheet enough to prevent the sheet, if it is slacked, from crumpling in a spin cleaner to avoid a chip from peeling off due to spinning.
加工部でダイシングシートを引き伸ばして載置固定し、ダイシングシートがたるんでいても、スピン洗浄部でダイシングシートに皺が生じる事がなく、スピン回転でチップが剥がれることのないダイシング装置を提供する。 - 特許庁 - To prevent malfunction due to increase in power supply noise, increase in chip size resulting from increase of power supply noise, and malfunction due to noise in an internal circuit and detect noise in noise environment in a processor or the like.
プロセッサ等において、電源ノイズ増加に対応した誤動作の防止、電源ノイズ増加に伴ったチップサイズの増加防止、内部回路内のノイズによる誤動作の防止、ノイズ環境下におけるノイズ検出を可能とする。 - 特許庁 - In a radio communication card reader/writer (radio communication medium processor), data is written in an IC chip inside a radio communication card, and when writing of data fails, writing condition is changed to write the data again.
無線カードリーダ・ライタ（無線通信媒体処理装置）において、無線カード内のＩＣチップに対しデータを書込み、データの書込みを失敗した際には、書込み条件を変化させて再度データの書込みを行なう。 - 特許庁 - An active region 4 where a logic circuit such as a digital signal processor is formed and a cross-like electrode pad 5 extended from a center part are disposed on a surface of the first semiconductor chip 1 arranged on a lower side.
下側に配置する第１半導体チップ１の表面には、例えばデジタル信号プロセッサ等の論理回路が形成された活性領域４と、略中央部から伸びた十字状の電極パッド５を有する。 - 特許庁 - In the reproducer having the DSP(digital signal processor) part 1100A formed on the same semiconductor chip, a decoder thread 1110A generates PCM(pulse code modulation) data for every one block by decoding the bit stream to be inputted from the outside.
同一半導体チップ上に形成されたＤＳＰ部１１００Ａを有する再生装置において、デコーダスレッド１１１０Ａは外部より入力されるビットストリームを復号して、１ブロック毎にＰＣＭデータを生成する。 - 特許庁 - To provide a merchandise sales data processor capable of repeatedly calculating a chip amount corresponding to a current total amount up to the current time without exerting increase and decrease influence on a settled total amount and confirming it visually.
確定合計額に増減影響を及ぼすことなく当該時までの現在合計額に相応するチップ額を何回でも計算できかつ目視確認することのできる商品販売データ処理装置を提供する。 - 特許庁 - To provide an interface circuit which sends and receives data by following a simple procedure and has a small number of pins of a control signal line, with respect to an interface circuit for the host processor of an LSI having plural arithmetic units on one chip.
複数の演算ユニットを１つのチップに搭載するＬＳＩのホストプロセッサとのインターフェース回路において、簡単な手順でデータのやりとりを行い、制御信号線のピン数の少ないインターフェース回路の提供。 - 特許庁 - This method provides the allocation releasing by applying the existing technology designed to use a new multiprocessor integrated circuit having an on-chip shared memory, with the single-processor integrated circuit technology.
この方法は、オンチップ共用メモリを備えた新しいマルチプロセッサ集積回路を、シングル・プロセッサ集積回路技術と共に使用するように設計された既存の技術を使用して割振り解除することができるようにする。 - 特許庁 - To provide a method executed by a computer, a system and a computer program, for preventing an untrusted work unit message from compromising throughput in a highly threaded Network On a Chip (NOC) processor.
高スレッド化ネットワーク・オン・ア・チップ（ＮＯＣ）プロセッサにおけるスループットを非トラステッド作業単位メッセージが損なうのを防止するためのコンピュータによって実行される方法、システム、およびコンピュータ・プログラムを提供することにある。 - 特許庁 - On the basis of the image data and the connection propriety data, the retrieval processor (7) retrieves a chip which may perform pair measurement to each of the two or more normal chips so as to output the retrieval results to the output unit (4).
前記検索処理部（７）は、前記イメージデータと前記接続可否データとに基づいて、前記複数の正常チップの各々に対してペア測定を行なうべきチップを検索し、検索結果を前記出力装置（４）に出力する。 - 特許庁 - To solve the problem of a conventional vision chip, an SIMD processor for image processing or the like that a relation of trade-off is present between the performance of PE and the number of pixels and thereby it is difficult to provide a more versatile semiconductor integrated circuit device.
従来のビジョンチップや画像処理用ＳＩＭＤプロセッサ等においては、ＰＥの性能と画素数の間にトレードオフの関係が存在し、より汎用性の高い半導体集積回路装置の提供を困難にさせている。 - 特許庁 - For example, to adjust an offset of a pressure sensor SEN, there are provided an external resistor RE and an internal resistor circuit IRC1 that is connected to both ends of RE and formed in a semiconductor chip such as a processor MCU.
例えば、圧力センサＳＥＮのオフセット調整を行うため、外部抵抗ＲＥと、このＲＥの両端に接続され、プロセッサＭＣＵ等の半導体チップ内部で形成される内蔵抵抗回路ＩＲＣ１とを設ける。 - 特許庁 - INFORMATION/DATA PROCESSOR FURNISHED WITH CACHE FUNCTION, INFORMATION/DATA PROCESSING METHOD, COMPUTER- READABLE RECORDING MEDIUM, INTEGRAL CIRCUIT DEVICE OF SYSTEM-ON-CHIP TYPE, VIDEO DATA EDITING DEVICE, VIDEO-ON- DEMAND SERVER AND NETWORK GAME SERVER
キャッシュ機能を備える情報・データ処理装置及び情報・データ処理方法及びコンピュータ読み取り可能な記録媒体及びシステム・オン・チップ型集積装置及びビデオデータ編集装置及びビデオ・オン・デマンドサーバ装置及びネットワーク・ゲーム・サーバ装置 - 特許庁 - The single chip display processor is constituted of a dynamic random access memory (DRAM) storing at least one of graphic pixel data and video pixel data and a pixel data unit (PDU) for processing the pixel data and is integrated on the same integrated circuit (IC) as the DRAM.
グラフィック画素データとビデオ画素データの少なくとも１つを記憶するダイナミックランダムアクセスメモリ（ＤＲＡＭ）と、画素データを処理するための画素データユニット（ＰＤＵ）とから構成され、ＤＲＡＭと同じ集積回路（ＩＣ）チップに集積される。 - 特許庁 - This three-dimensional information processor acquires three- dimensional information of an object to be image-picked up based on a principle of a triangulation by using image information at a plurality of viewpoints with images picked up on an imaging surface of an imaging device formed on a single chip.
単一チップ上に形成された撮像素子の撮像面に撮像した複数の視点の画像情報を用いて三角測量の原理で撮像物体の３次元情報を取得する３次元情報処理装置である。 - 特許庁 - A processor 402, which becomes a core of user equipment or a mobile terminal 400, communicates with a cellular control chip 408 for controlling an operational frequency of an RF transmitter 410, a GSM receiver 412a and a UMTS receiver 412b.
ユーザ装置あるいは移動端末４００の核となるプロセッサ４０２は、ＲＦ送信機４１０、ＧＳＭ受信機４１２ａ、ＵＭＴＳ受信機４１２ｂの動作周波数を制御するセルラ制御チップ４０８と通信する。 - 特許庁 - To provide a disk recording medium which can be made always in the same shape without requiring to consider the differences in IC chips even when they are different in chip size and thickness, and provide a manufacturing method of the disk recording medium and an information processor.
ＩＣチップの大きさ、厚みが異なる場合であっても、ＩＣチップの違いを考慮する必要がなく、常に同一形状とすることができるディスク状記録媒体、ディスク状記録媒体の製造方法、および情報処理装置を提供する。 - 特許庁 - An image input apparatus reads configuration information of RFID (Radio Frequency Identification) chip given to a draft by an information reading part 12, and sends to a control unit 50 when performing image processing of the draft read by an image reading part 11 in an image processor 13, and optimizing it.
画像入力装置は、画像読取部１１で読み取った原稿情報を画像処理部１３で画像処理を行って最適化する際に、原稿に付されたRFIDチップの構成情報を情報読取部１２で読み取って制御部５０に送られる。 - 特許庁 - The programmable controller is provided with an integrated circuit 10a for integrating an exclusive processor core 1' for performing sequence command, a command memory 4 for storing the sequence command and a data memory 5 being a working area during the performance of the sequence command into one chip.
プログラマブルコントローラは、シーケンス命令を実行する専用プロセッサコア１′とシーケンス命令を格納した命令メモリ４とシーケンス命令の実行中に作業領域となるデータメモリ５とを１チップに集積した集積回路１０ａを備える。 - 特許庁 - The apparatus for inspecting a print head comprises an image reader 11 having a line sensor, an image processor 10 for converting information delivered from the line sensor into a digital image and calculating the measurement distance of an article by arithmetic operation, and a unit 12 for lighting the LED chip on an LED array substrate by controlling the current level to a constant level for each chip.
ラインセンサを有する画像読取装置１１と、ラインセンサから送られてきた情報をディジタル画像に変換し、演算処理を行ない、被検査物の測定距離を算出する画像処理装置１０と、ＬＥＤアレイ基板のＬＥＤチップの各チップ毎に一定の電流値に制御してＬＥＤチップを点灯させる点灯装置１０とを具備して構成される。 - 特許庁 - The processor comprises: a plurality of sensor chips; a switch for selectively outputting signals from the plurality of sensor chips; and a means for detecting the noise produced, when the switch changes one state of outputting signals from a first sensor chip to another state of outputting signals from a second sensor chip among the plurality of sensor chips.
複数のセンサチップと、前記複数のセンサチップからの信号を選択的に出力するためのスイッチと、前記スイッチが前記複数のセンサチップに含まれる第１のセンサチップからの信号を出力から第２のセンサチップからの信号を出力するように切り替えを行う場合に生じるノイズを検出するための検出手段とを有することを特徴とする画像処理装置。 - 特許庁 - This picture processor is obtained by connecting plural sensor chips each obtained by forming a first pixel line obtained by arraying plural pixels and a second pixel line obtained by arraying plural pixels by deviating them in a main scanning direction with respect to the first pixel line on the same semiconductor chip.
複数の画素が配列された第１の画素列と、前記第１の画素列に対して主走査方向にずらして複数の画素を配列した第２の画素列とを同一半導体チップ上に形成したセンサチップを複数接続した画像処理装置を提供する。 - 特許庁 - A trace memory 18 capable of tracing all bus cycles and a FIFO buffer memory 19 for external trace memory are embedded in an emulation chip 1 with a processor 11, data to be stored in an external trace memory 7 is stored in the buffer memory 19 due to an asynchronously generated event.
プロセッサ１１を備えるエバチップ１内に、、全バスサイクルをトレース可能なトレースメモリ１８と外部トレースメモリ用ＦＩＦＯバッファメモリ１９を内蔵し、非同期的に発生するイベントにより、外部トレースメモリ７へ格納するデータをバッファメモリ１９に格納する。 - 特許庁 - The sound effect device 100 is equipped with a voice processor 120, which acquires at least one audio signal from a sound chip 180 to transform the audio signal into a surround signal, and a transmission unit 130 which transmits the surround signal to a voice receiver 190.
音響効果装置１００は、音源チップ１８０から少なくとも１つのオーディオ信号を取得し、オーディオ信号をサラウンド信号に変換させる音声プロセッサ１２０と、サラウンド信号を音声受信機１９０に送信する送信ユニット１３０とを備える。 - 特許庁 - To achieve speeding up in a graphic and a video display by achieving speeding up of an interface processing speed and controlling and suppressing the electric power consumption within a chip by disposing a large-scale bus between a display processor and a memory in the graphic and video display system of a computer.
本発明は、計算機のグラフィックおよびビデオ表示システムにおいて、表示プロセッサとメモリ間に大規模なバスを設けることにより、インターフェース処理速度の高速化を実現し、またチップ内の消費電力を制御、抑制することにより、グラフィックおよびビデオ表示において高速化を実現する。 - 特許庁 - Further, the DSP chip serves as a front-end processor of the continuous speech processing and converts the digital bit streams indicating the speech to phonemes for processing by a CPU and speech recognition engine utilizing the software, thereby making it possible to smooth a digital cellular telephone function and the conversion from characters to the speech.
更に、ＤＳＰチップは、連続音声処理の前置プロセッサとしての機能を果し、音声を表わすデジタルビットストリームを、ＣＰＵ及びソフトウェア利用の音声認識エンジンにより処理するための音素に変換し、デジタル携帯電話機能及び文字から音声への変換を円滑化することができる。 - 特許庁 - To provide MOS field effect transistor type quantum dot light-emitting element and light-receiving element, manufacturing method of the MOS field effect transistor type quantum dot light-emitting element, and photoelectron integrated chip that utilizes the light-receiving/emitting element, as well as data processor.
ＭＯＳ電界効果トランジスタ型量子ドット発光素子および受光素子の提供、ＭＯＳ電界効果トランジスタ型量子ドット発光素子の製造方法の提供、かかる受発光素子を利用した光電子集積チップ、データ処理装置を提供することを目的とする。 - 特許庁 - Not only a solid-state imaging device but also a video signal processor, a display data output circuit, a compressed data generation circuit and the like are comprised of one single chip, and an imaging signal processing apparatus outputs display data so as to interleave compressed data simultaneously therewith.
固体撮像素子だけでなく、映像信号処理器、ディスプレイデータ出力回路、及び圧縮データ生成回路などが、一つの単一チップより構成され、ディスプレイデータの出力と同時に圧縮データをインターリーブするように出力する撮像信号処理装置である。 - 特許庁 - To improve the security of an information processor such as a semiconductor chip with a secured program, data or the like built-in with respect to the successive exchange of communication object equipment and the repeated issue of an authentication code and the trial of illegal access by a third person who does not know the authentication code.
セキュアなプログラムやデータ等を内蔵する半導体チップ等の情報処理装置に対して、認証コードを知らない第三者が次々に通信対象装置を取り替えて繰り返し認証コードを発行して不正アクセスを試行しようとすることに対するセキュリティ性を高める。 - 特許庁 - The data processing chip includes a plurality of dice, the die including a plurality of processor units and at least the second die including at least one data storage memory device, the first and second dice arranged so that, for each of at least a subset of the processor units provided in a first layer, a dedicated storage memory device is provided in a second layer.
複数のダイスが含まれており、第１のダイスには複数のプロセッサユニットが含まれており、少なくとも１つの第２のダイスには少なくとも１つのデータ記憶メモリ装置が含まれており、前記の第１および第の２のダイスを配置構成して、第１の層に設けられている前記のプロセッサユニットの少なくとも１つの部分集合毎に、専用の記憶メモリ装置が第２の層に設けられていることを特徴とするデータ処理チップを構成する。 - 特許庁 - An IC chip, which is built in a portable terminal and the like and provided with an electronic money storage means and an information processor processing the electronic money, has a means storing usage purposes, high limit amounts for the respective usage, and payment conditions such as an amount range requiring authentication and a means storing authentication information.
携帯端末等に組込まれ、電子マネー格納手段や電子マネーを処理する情報処理装置を有するＩＣチップにおいて、利用用途と利用用途毎の上限金額、及び認証処理を必要とする金額範囲等の出金条件を記憶する手段と、認証情報を記憶する手段とを設ける。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
