「structure memory」を含む例文一覧(1752)
＜前へ 1 2 .... 26 27 28 29 30 31 32 33 34 35 36 次へ＞- According to this structure, since an executable program to be executed by a calculation node corresponding to the node number or a CPU never includes a code not related to the node number, the processing speed can be enhanced while reducing the memory usage.
かかる構成によれば、ノード番号に対応する計算ノード又はＣＰＵで実行される実行可能プログラムが、当該ノード番号に関係しないコードを含むことがなく、処理速度を高速化でき、且つメモリ使用量を削減することができる。 - 特許庁 - An OLED display includes one or more shape memory wires disposed along respective ends of the display and energizable under control of a processor to flatten the display from a rolled or folded structure.
ＯＬＥＤディスプレイが、ディスプレイのそれぞれの端部に沿って配置されるとともにプロセッサの制御下で通電されてディスプレイを巻かれた構成又は折り曲げた構成から平らにすることができる１又はそれ以上の形状記憶ワイヤを有する。 - 特許庁 - Errors in writing and erasure can be prevented surely with a simple structure, because an insulating sheet 34 is stuck to the write protect terminal 18E of an IC memory card 10 or a write protect terminal 44A is covered with an insulating sheet.
本発明によれば、ＩＣメモリーカード１０のライトプロテクト端子１８Ｅに絶縁シート３４を貼着したり、ライトプロテクト端子４４Ａを絶縁シート３４で被覆したりしたので、誤書き込み、誤消去を簡単な構造で確実に防止できる。 - 特許庁 - The protective structure is provided with a deep-trench isolation region 50 formed between a memory storing region 12 of the semiconductor device 10 and the logical operation circuit region 14 of the semiconductor device 10, while the deep-trench isolation region is filled with an insulation material.
保護構造は、半導体デバイス１０のメモリ記憶領域１２と、半導体デバイス１０の論理回路領域１４との間に形成された深いトレンチ分離領域５０を備え、深いトレンチ分離領域は絶縁材料で充てんされている。 - 特許庁 - By mounting an ultra-high integrated semiconductor memory device having an ODIC type data input/output pad arrangement structure in a non-ODIC type package, skew generated between data input/output pads and pins can be reduced.
ＯＤＩＣタイプのデータ入／出力パッド配列構造によって実現された超高集積半導体メモリ装置を非ＯＤＩＣタイプのパッケージに実装することによって、データ入／出力パッド及びピンの間に発生するスキューを減少させることができる。 - 特許庁 - In a method and equipment for improving the speed of a wordline in a memory device, the wordline structure comprises a main wordline 610 for selectively splitting a main wordline signal and a plurality of wordlines 678 to 684 selectively coupled to the main wordline.
メモリ・デバイスにおけるワードラインの速度を改善する方法及び装置において、ワードライン構造は、主ワードライン信号を選択的に分配する主ワードライン６１０と、主ワードラインに選択的に結合される複数のワードライン６７８−６８４とを備える。 - 特許庁 - To improve charge retention characteristics and to make a gate electrode low in resistance in a nonvolatile memory cell having a split gate structure wherein a MOS type transistor for nonvolatile storage using a charge accumulation film and a MOS transistor for selecting this are adjacent to each other.
電荷蓄積膜を用いる不揮発性記憶用ＭＯＳ型トランジスタと、これを選択するＭＯＳ型トランジスタが隣接するスプリットゲート構造を有する不揮発性メモリセルにおいて、電荷保持特性を向上し、ゲート電極を低抵抗化する。 - 特許庁 - To provide a nonvolatile semiconductor memory with a structure using an island-shaped semiconductor that can enlarge the capacitance between a floating-gate and a control gate, while reducing a parasitic capacitance between a control gate and an island-shaped semiconductor.
浮遊ゲートと制御ゲート間の容量を大きくすることができるとともに、かつ制御ゲートと島状半導体間の寄生容量を低減する、島状半導体を用いた構造を持つ不揮発性半導体メモリ、およびその製造方法を提供する。 - 特許庁 - High voltage is applied on both-end electrodes of the hollow structure 10 to generate Fowler-Nordheim tunnel current, and a semiconductor non-volatile memory writing and deleting information is made by injecting and discharging electrons.
中空構造１０の両端の電極に高電圧を印加してＦｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍトンネル電流を発生させ、電子を注入・放出させることにより、情報を書み込み・消去する半導体不揮発性メモリとする。 - 特許庁 - To provide an electrophoretic display device that eliminates a non-uniform electric field, displays a stable halftone or black color, has an improved memory property and a simple structure for color display, and prevents decrease in reflectance due to a transparent electrode.
電気泳動表示装置において、電界の不均一を解消して、安定した中間調や黒を表示し、またメモリ性を向上させ、さらにカラー化において、構造が簡単で、透明電極による反射率低下を防止することができる。 - 特許庁 - This structure can reduce the resistance of the bit-line diffusion layer without increasing the area of the bit-line diffusion layer on a primary surface of a semiconductor substrate, thereby obtaining a semiconductor memory device having stable electrical characteristics without increasing the cell area.
これにより、ビットライン拡散層の半導体基板主面上での面積を大きくせずにビットライン拡散層の抵抗を低くすることができ、セル面積を増大させることなく安定した電気的特性の半導体記憶装置が得られる。 - 特許庁 - To provide a semiconductor nonvolatile storage device where distribu tion voltage can be effectively applied to a ferroelectric substance capacitor, without enlarging memory cell area in a semiconductor nonvolatile storage device of an MFMIS structure, and to provide a method for manufacturing the storage device.
MFMIS構造の半導体不揮発性記憶装置において、メモリセル面積を大きくすることなく、効率的に強誘電体キャパシタに分配電圧を加えることができる半導体不揮発性記憶装置及びその製造方法を提供する。 - 特許庁 - The CPU performs control to change the valid range of the first chip selection signal to the chip selection switching circuit and performs control, to invalidate to the second chip selection signal in the case of the memory structure with one 8Mbit.
ＣＰＵは、上記の結果より得た情報を基に、８Ｍｂｉｔ１個のメモリ構成の場合は、チップセレクト切り替え回路に第１のチップセレクト信号の有効な範囲を変更する制御を行い、第２のチップセレクト信号には無効となる制御を行う。 - 特許庁 - When the update of an electronic endoscope firmware begins, the pre-update firmware writes on a setting file in a text file form the parameters set up by the physicians and stored in the memory, by referring to the pre-update storage structure table contained therein.
電子内視鏡のファームウェアの更新が開始されると、更新前のファームウェアは、更新前のファームウェアが内包する格納構造テーブルを参照して、メモリ上に格納された各医師の設定パラメータを設定ファイルにテキスト形式で書き出す。 - 特許庁 - To provide a non-volatile semiconductor memory and a manufacturing method therefor, in whose structure, even when a contact hole cannot be made accurately on its word line, an electrical signal sent from a peripheral circuit is transferred surely to its control gate via its word line.
コンタクトホールをワード線上に精度良く開口できない場合でも、周辺回路からの電気信号がワード線を介して確実に制御ゲートに伝達される構造の不揮発性半導体記憶装置およびその製造方法を提供すること。 - 特許庁 - A structure analyzing part 125 is equipped with a structural data integrating part 251 as an on-plane structural data calculating means, a space frequency analyzing part 252, a normality/abnormality-determining part 253, a memory part 254 and a determination result display controlling part 255.
構造解析部１２５は、面上構造情報算出手段としての構造情報積分部２５１、空間周波数解析部２５２、正常／異常判定部２５３、記憶部２５４、判定結果表示制御部２５５を備えて構成される。 - 特許庁 - The interface definition holds data for converting external commands to internal commands, and definition data required for mutual conversion is allocated on a rewritable non-volatile memory, so that the structure can easily change control commands.
インターフェイス定義は外部コマンドを内部コマンドに変換するためのデータを保持しており、相互変換に必要な定義データを書き換え可能な不揮発メモリ上に配置しておくことにより、容易に制御コマンドを変更できる仕組みを提供する。 - 特許庁 - The system-in-package (SiP) has a stack structure in which two memory chips 2A, 2B are stacked on the main surface of a wiring board 1 to be mounted, further a microcomputer chip 2C is stacked thereon to be mounted, and these chips are sealed with a mold resin 3.
システムインパッケージ（ＳｉＰ）は、配線基板１の主面上に２個のメモリチップ２Ａ、２Ｂを積み重ねて実装し、さらにその上部にマイコンチップ２Ｃを積み重ねて実装し、これらのチップをモールド樹脂３で封止したスタック構造を有している。 - 特許庁 - This Ti-Ni-Cu shape memory alloy has a composition consisting of, by atom, 50.5 to 66.6% Ti, 27 to 40% Cu and the balance Ni and also has a structure comprising TiCu crystal grains and TiNi crystal grains.
組成において、Ｔｉ含有量が５０．５〜６６．６原子％、Ｃｕ含有量が２７〜４０原子％、残部がＮｉであって、その組織が、ＴｉＣｕ結晶粒とＴｉＮｉ結晶粒を有するＴｉ−Ｎｉ−Ｃｕ形状記憶合金とする。 - 特許庁 - There is provided a driving method of the magnetic memory element, in which current variation depending on the direction of the current is reduced by changing a gate voltage of a transistor when applying the current in order to record data to a magneto-resistance structure.
本発明は、磁気抵抗構造体にデータを記録するために電流を印加する際、トランジスタのゲート電圧を変化させることによって、電流方向による電流量の変化を減少させることができる磁気メモリ素子の駆動方法である。 - 特許庁 - According to such a structure, since images located in different areas of images stored in each image memory are processed in parallel by different CPUs, the image processing speed can be increased to shorten a part recognition time.
このような構成では、各画像メモリに格納された画像の異なる領域にある画像を、それぞれ異なるＣＰＵで分散化して並列処理を行っているので、画像処理を高速化して部品認識時間を短縮することができる。 - 特許庁 - This invented portable information processing terminal as other means is provided with a buckling impact absorbing body of a sheet metal structure composed of shape memory alloy, the buckled and deformed buckling impact absorbing body can be restored by self-heating caused by energization.
また、本発明の他の手段としての携帯型情報処理端末は、形状記憶合金よりなる板金構造の座屈衝撃吸収体を備え、座屈変形した座屈衝撃吸収体を、通電による自己発熱によって復元可能とする。 - 特許庁 - To provide a semiconductor device, and its manufacturing method, related to a memory where a ferroelectrics is used as a capacity insulating film, damages to an integrated circuit in a substrate are recovered in a thermal process in a short time, comprising a structure where no ferroelectrics deteriorates.
強誘電体を容量絶縁膜に用いたメモリにおいて、基板中の集積回路の損傷を短時間の熱処理により回復し、しかも強誘電体の劣化の無い構造を有する半導体装置及びその製造方法を提供する。 - 特許庁 - To provide a semiconductor device which is not only available for nonvolatile memory but also can be miniaturized in a simple manufacturing process, and has a fin-type capacitor structure that allows a stable and high-capacity superimposed voltage, and to provide a method for manufacturing therefor.
不揮発性メモリ等にも利用でき、簡単な製造工程で微細化が可能な高容量でかつ安定した電圧印加ができるフィン型キャパシタの構造を有する半導体装置およびその半導体装置の製造方法を提供する。 - 特許庁 - To provide a structure of a status detector for a storage battery wherein the result of status detection on the storage battery and history data such as the state of use stored in a built-in nonvolatile memory are read out or deleted with a smaller parts count.
蓄電池の状態検知装置において、内蔵された不揮発性メモリに記憶された、蓄電池の状態検知結果や、使用状況等の履歴データを、より少ない部品点数で、読み出し処理や消去処理が可能な構成を得る。 - 特許庁 - The physical table comprises a hierarchical structure consisting of a high-order hierarchy physical table 132 arranged on the memory 122 and low-order hierarchy tables 144-146 arranged on the disks 123-125, and stores the state in which each part of the physical area is allocated.
物理テーブルは、メモリ１２２上に配置される上位層物理テーブル１３２とディスク１２３〜１２５上に配置される下位層物理テーブル１４４〜１４６とからなる階層構造をとり、物理領域の各部分の割り当て状態を記憶する。 - 特許庁 - This Ni-Mn-Ga series shape memory alloy has the crystal orientation properties of the (220) plane and is provided with regular atomic arrangement which does not substantially have clear crystal grain boundaries though being a columnar structure.
Ｎｉ−Ｍｎ−Ｇａ系形状記憶合金は、Ｎｉ−Ｍｎ−Ｇａ系合金であって、（２２０）面の結晶配向性を有し、かつ柱状組織ではあるが、実質的に明瞭な結晶粒界を持たない規則的な原子配列を備えている。 - 特許庁 - In this MRAM(magnetoresistive random access memory) structure, a word line or a gate line (WL) is low-ohm-coupled to a programming line (PRL), a potential of a source (S) of a selective transistor (T) can be made same as that of the programming line (PRL).
本発明のＭＲＡＭ構造では、ワード線またはゲート線（ＷＬ）がプログラミング線（ＰＲＬ）と低オーム結合されており、選択トランジスタ（Ｔ）のソース（Ｓ）を、ゲート（Ｇ）またはプログラミング線（ＰＲＬ）と同様の電位とすることが可能となっている。 - 特許庁 - To provide a mono gate memory device which solves a problem of excess erasing while using a SONOS cell, and does not exert an influence on a logic circuit property by executing a logic circuit process after forming an ONO structure, and to provide its manufacturing method.
ＳＯＮＯＳセルを使用しながら過剰消去の問題点を解決し、ＯＮＯ構造を形成してから論理回路プロセスを遂行して論理回路特性に影響を及ぼさなくしたモノゲートメモリデバイスと、その製造方法を提供する。 - 特許庁 - A pronunciation symbol dictionary 9 for speech conversion of a street name is provided, and a data memory selecting/reading section 13 for address speech conversion, when the street is present in an element of the structure, searches the dictionary and reads the pronunciation symbol of the street when it is present.
ストリート名音声変換用発音記号辞書９を備え、住所音声変換用データ記憶部選択・読込部１３は構造体の要素でストリートが存在するときその辞書を検索し、存在するときにはその発音記号を読み込む。 - 特許庁 - In the method of manufacturing a floating gate memory structure, the floating gate is composed of a single crystal semiconductor material, and is grown epitaxially on a single crystal substrate by selective epitaxial growth for growing in the lateral direction on a tunnel oxide layer 2.
フローティングゲートメモリ構造を作製する方法に関し、フローティングゲートは単結晶半導体材料からなり、トンネル酸化物層２の上に横方向に成長する、選択エピタキシャル成長により、単結晶基板上にエピタキシャル成長される。 - 特許庁 - To prevent the threshold voltage of a semiconductor memory device from dropping down with an increase of effective impurity concentration in source/drain regions due to the approach of a contact impurity region to the gate structure of a peripheral MOS transistor in a peripheral circuit region of the semiconductor device.
半導体メモリデバイスの周辺回路領域の周辺ＭＯＳトランジスタに対するコンタクト不純物領域が、そのゲート構造に近づくことによって起こる実効的ソース、ドレイン濃度の上昇に伴うしきい値電圧の低下を防止する。 - 特許庁 - The planar display device is provided with display pixels PX of a structure holding a light modulation layer between a pair of electrodes, pixel switches 11 for retrieving video signals, static memory parts 13 for holding the video signals applied to the display pixels PX from the pixel switches, and connection control parts 14 for controlling the electrical connections between the display pixels PX and the static memory parts 13.
平面表示装置は一対の電極間に光変調層を挟持した構造の表示画素ＰＸと、映像信号を取り込む画素スイッチ１１と、画素スイッチから表示画素ＰＸに印加される映像信号を保持するスタティックメモリ部１３と、表示画素ＰＸおよびスタティックメモリ部１３間の電気的な接続を制御する接続制御部１４とを備える。 - 特許庁 - The memory part comprises a laminated substructure ML having a plurality of laminated electrode films 61 and a plurality of inter-electrode insulating films 62 provided between a plurality of electrode films; a laminated select gate electrode SG; a semiconductor pillar SP passing through the laminated structure and the select gate electrode; and a memory layer 48 provided between electrode films and the semiconductor pillar.
メモリ部は、積層された複数の電極膜６１と、複数の電極膜どうしの間に設けられた電極間絶縁膜６２と、を含む積層構造体ＭＬと、積層構造体と積層された選択ゲート電極ＳＧと、積層構造体及び選択ゲート電極を貫通する半導体ピラーＳＰと、電極膜と半導体ピラーとの間に設けられた記憶層４８と、を含む。 - 特許庁 - This structure comprises a memory card 504 for storing a plurality of types of programs for image processing and compression processing for image data of a read copy from a monochrome reader 501 and a color reader 502, and an image processing compression and expansion part 503 which reads out one program from the memory card 504, image-processes the image data of the read copy, and then compression-processes the data.
白黒読取部５０１、カラー読取部５０２からの読取り原稿の画像データに対して画像処理と圧縮処理とを行うための複数種類のプログラムを記憶したメモリーカード５０４と、このメモリーカード５０４から一つのプログラムを読出し、前記読取り原稿の画像データを画像処理してから圧縮処理を行う画像処理圧縮伸長部５０３と、を備える構成を採る。 - 特許庁 - Filter response waveform data which is the filter response waveform data of the FIR filter with j tap, 1/2^i oversampling and whose sampling timing is shifted by every 1/2^k of an oversampling period is stored in a filter pattern storage memory 7 for each pattern which a signal with j bit structure can take.
フィルタパターン格納メモリ7には、jタップ、1/2^iオーバサンプリングのFIRフィルタのフィルタ応答波形データであって、jビット構成の信号が取り得る各パターン毎に、オーバサンプリング周期の1/2^kずつサンプリングタイミングをずらしたフィルタ応答波形データが格納されている。 - 特許庁 - To provide a ferroelectric memory which has a completely new cell structure capable of almost completely solving the problems which ferroelectric memories of types of 1T1C, 2T2C, simple matrix and 1T have, and capable of enabling non-destructive reading.
本発明の目的は、１Ｔ１Ｃ型、２Ｔ２Ｃ型、単純マトリクス型、及び１Ｔ型強誘電体メモリの持つ課題をほぼ完全に解決する全く新しいセル構造を有し、且つ非破壊読み出しを可能とした強誘電体メモリを提供することにある。 - 特許庁 - To provide portable electronic equipment and an IC card for, when reading the data of a nested structure from a memory, and invalid data are included in the data, eliminating the data and for defining only valid data as output data, and for shortening a processing time including communication.
メモリから入れ子構造のデータを読出す際、当該データ内に無効なデータを含む場合はそのデータを省き、有効なデータのみを出力データとすることができ、通信を含めた処理時間の短縮が図れる携帯可能電子装置およびＩＣカードを提供する。 - 特許庁 - When the dummy film 122 is etched, the plan size of the photoresist film is not contracted, and hence the dummy film 122 and the conductive film 106 underlying the dummy film 122 can be etched with high accuracy and a nonvolatile memory cell of a MOS structure having a highly accurate channel length can be formed.
ダミー膜１２２のエッチング時にフォトレジスト膜の平面寸法が縮小されることがなく、ダミー膜１２２、ないしはその下層の導電膜１０６を高精度にエッチングでき、高精度なチャンネル長のＭＯＳ構造の不揮発性メモリセルが形成できる。 - 特許庁 - The methods of manufacturing a phase change layer and a memory device include supplying a first precursor on a lower film on which the phase change layer is formed, wherein the first precursor is a bivalent precursor, containing Ge and having a cyclic structure.
相変化層が形成される下部膜上に第１前駆体を供給する段階を含むが、第１前駆体はＧｅを含み且つ環を有する２価の前駆体であることを特徴とする相変化層の形成方法とその方法を用いたメモリ素子の製造方法。 - 特許庁 - To provide a dielectric memory having a stereoscopically stacked structure wherein the wiring delay caused by its upper electrode of a cell plate is prevented and its high integration and its high-speed operation are made possible, without depending on the materials used in its dielectric film and its capacitor upper electrode.
誘電体膜に用いる材料及び容量上部電極に用いる材料に依存することなく、上部電極のセルプレートの配線遅延を防止し、高集積で且つ高速動作が可能な立体スタック型構造の誘電体メモリを提供する。 - 特許庁 - To solve the problem that when a finer dielectric memory is manufactured, the aspect ratio in the structure for leading out the electric potential of an upper electrode to a diffusion layer becomes large, so that the coverage of the upper electrode is deteriorated and the upper electrode is disconnected upon the heat treatment for crystallizing the dielectric.
誘電体メモリの微細化が進むと、上部電極の電位を拡散層へ引き出す構造におけるアスペクト比が大きくなるため、上部電極のカバレッジが悪化し、誘電体を結晶化させる熱処理時に上部電極が断線してしまう。 - 特許庁 - To provide a protection control technique capable of preventing an abnormal operation by destructive detection of a memory through a simple structure with low failure probability even if an address to be loaded from a first storage means to a second storage means cannot be predicted.
第１の記憶手段から第２の記憶手段にロードするアドレスが予め予測できない場合であっても、故障確率の低い簡素な構造としながら、メモリの破壊検出による異常動作の未然防止が可能な保護制御技術を提供する。 - 特許庁 - In the memory cell, a variation in potential of a storage node corresponding respectively to an output node of each inverter is transmitted to a gate of the other load transistor being cross-coupled through contact resistance of an interface between a silicon layer constituting poly-metal structure and a metal layer.
メモリセルにおいて、各インバータの出力ノードにそれぞれ相当する記憶ノードの電位変化は、ポリメタル構造を構成するシリコン層と金属層との界面の接触抵抗を介して、交差結合されたもう１つのインバータの負荷トランジスタのゲートへ伝達される。 - 特許庁 - To provide a manufacturing method and a structure increasing the current density of a heater unit by reducing the number of steps, in a semiconductor device with a phase-change memory storing information by heating a phase-change material layer by a heater electrode to change a resistance value.
相変化材料層をヒータ電極で加熱して抵抗値を変化させ、情報の記憶を行う相変化メモリを備える半導体装置において、工程数を削減してヒータ部の電流密度を高くする製造方法並びに構造を提供する。 - 特許庁 - To provide a nonvolatile storage device in which the number of steps to form a contact provided at the same device of structure where a word line or a bit line is used in common among memory cells neighboring in the height direction has been reduced in comparison with that in a conventional device.
高さ方向に隣接するメモリセル間でワード線またはビット線を共有する構造の不揮発性記憶装置に設けられるコンタクトを形成するための工程数を従来に比して削減することができる不揮発性記憶装置を提供する。 - 特許庁 - The nonvolatile semiconductor memory device comprises a laminate structure ML, a selection gate electrode SG, a semiconductor pillar SP, a storage layer 48, an inside insulating film 42, an outside insulating film 43, and a selection gate insulating film SGI.
実施形態によれば、積層構造体ＭＬと、選択ゲート電極ＳＧと、半導体ピラーＳＰと、記憶層４８と、内側絶縁膜４２と、外側絶縁膜４３と、選択ゲート絶縁膜ＳＧＩと、を備えた不揮発性半導体記憶装置が提供される。 - 特許庁 - The memory cells have data storage resistance elements that are variable resistance elements, and the reference resistance circuit has first reference resistance elements Rr1 and second reference resistance elements Rr2 that are variable resistance elements each having the same structure as the data storage resistance elements.
メモリセルは可変抵抗素子であるデータ記憶抵抗素子を有し、参照抵抗回路は、それぞれがデータ記憶抵抗素子と同じ構造を有する可変抵抗素子である第１の参照抵抗素子Ｒｒ１及び第２の参照抵抗素子Ｒｒ２を有している。 - 特許庁 - In this device 30, a nonvolatile random access memory(NVRAM) structure comprises an implantation element 32 in a single-crystal silicon substrate 34, an insulating layer 36 on the substrate 34, an silicon-on-insulator(SOI) layer 38 on the insulating layer 36, and a sense element 40 in an SOI layer 38 overlapping the implanting element.
不揮発性ランダム・アクセス・メモリ（ＮＶＲＡＭ）構造が、単結晶シリコン基板内の注入要素と、基板の上の絶縁層と、絶縁層の上のシリコン・オン・インシュレータ（ＳＯＩ）層と、注入要素の上に重なるＳＯＩ層内のセンス要素とを含む。 - 特許庁 - To provide a device for selecting letter string as a voice recognition candidate, a vocabulary recognition model selecting device and a voice recognition device, capable of reducing a memory amount of a tree structure network which is used for selecting a plurality of candidates of a vocabulary recognition model used for voice recognition of vocabulary.
語彙の音声認識に用いる語彙認識モデルの複数候補の選択において使用する木構造ネットワークのメモリ量を軽減するのに好適な音声認識候補文字列選択装置、語彙認識モデル選択装置及び音声認識装置を提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
