「system clock」を含む例文一覧(2171)

＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 43 44 次へ＞
  • AUTOMATIC TUNING METHOD FOR CLOCK, AUTOMATIC TUNING CONTROL SYSTEM FOR CLOCK AND INFORMATION PROCESSOR
    クロック自動チューニング方法およびクロック自動チューニング制御システム並びに情報処理装置 - 特許庁
  • The GPS system also includes a system module coupled to the clock module.
    また、ＧＰＳシステムは、クロックモジュールに接続されたシステムモジュールを具備する。 - 特許庁
  • To provide a clock generator that gives a sub system clock not affected by an AFC function in a multi-system that has a main system affected by the AFC function and the sub system receiving a system clock from the main system.
    ＡＦＣ機能の影響を受けるメインシステムとそれからシステムクロックを受けるサブシステムを有するマルチシステムにおいて、ＡＦＣ機能の影響を受けないサブシステム用クロックを得るクロック生成装置を提供する。 - 特許庁
  • METHOD FOR UPDATING PLURAL REGISTERS, PLURAL-REGISTER SYSTEM AND PLURAL-CLOCK SYSTEM
    複数レジスタ更新方法、複数レジスタ・システムおよび複数クロック・システム - 特許庁
  • METHOD AND SYSTEM FOR WRITE CLOCK SYNCHRONIZATION IN DATA STORAGE SYSTEM
    データ記憶システムにおける書込みクロック同期のための方法およびシステム - 特許庁
  • CLOCK SYNCHRONIZATION SIGNAL TRANSMISSION SYSTEM, DATA TRANSMISSION SYSTEM, AND METHOD THEREOF
    クロック同期信号伝送システム、データ伝送システム及びこれらの方法 - 特許庁
  • A system clock generating part outputs the frequency spread clock as a system clock by changing an oscillation frequency.
    システムクロック生成部は、発振周波数を変化させることにより、周波数拡散された周波数拡散クロックをシステムクロックとして出力する。 - 特許庁
  • A PLL 210 for generating the clock 22 phase-synchronized to the system clock 1 includes a phase difference adjusting unit 211 which controls the phase of the standby system clock based upon the in-use system clock.
    システムクロック１に位相同期したクロック２２を生成するＰＬＬ２１０は、運用系システムクロックを基準とし、待機系システムクロックの位相を制御する位相差調整部２１１を含んだ構成とする。 - 特許庁
  • ALARM CLOCK SYSTEM, PORTABLE COMMUNICATION APPARATUS, METHOD OF CONTROLLING ALARM CLOCK SYSTEM, CONTROL PROGRAM OF ALARM CLICK SYSTEM, AND RECODING MEDIUM WITH CONTROL PROGRAM OF ALARM CLOCK SYSTEM RECORDED THEREON
    目覚まし時計システム、携帯型通信装置、目覚まし時計システムの制御方法、目覚し時計システムの制御プログラム、および目覚し時計システムの制御プログラムを記録した記録媒体 - 特許庁
  • Then, the clock of the clock generator for the main body part of the telephone set is shared as a system clock for the FM radio receiver part.
    そして、電話機本体部用のクロック発生器のクロックを、ＦＭラジオ受信機部のシステムクロックとして共用する。 - 特許庁
  • To provide a clock doubler which produces a clock signal having a frequency substantially double that of a system clock.
    システムクロックの周波数の実質的に２倍の周波数を持つクロック信号を生成するクロック・ダブラを提供すること。 - 特許庁
  • To provide a clock signal generating system that generates clock signal over a wide range, having a frequency which is a fraction of the frequency of a clock signal.
    一のクロック信号の周波数の分数である周波数を有するクロック信号を広範囲に発生するシステム。 - 特許庁
  • Then, each time the system clock counts one hour, the system clock is corrected according to the value of the high precision counter.
    この後、システム時計が１時間を計時する毎に、高精度カウンタの値に応じてシステム時計が補正される。 - 特許庁
  • A system clock generating part 100 generates a system clock CLK based on a wobble signal and an LPP signal.
    システムクロック発生部１００では、ウォブル信号及びＬＰＰ信号に基づいてシステムクロックＣＬＫを生成する。 - 特許庁
  • The setting means sets a time managed by a hardware clock on a system clock at a time of activation of an operating system.
    設定手段は、オペレーティングシステムの起動時に、ハードウェアクロックが管理する時刻をシステムクロックに設定する。 - 特許庁
  • A system clock generation circuit 3 having a CMOS circuit generates a system clock SCK with a frequency f1.
    ＣＭＯＳ回路を有するシステムクロック生成回路３は、周波数ｆ１を持つシステムクロックＳＣＫを生成する。 - 特許庁
  • Also, an operation clock is separately supplied to each system, and any operation clock is not supplied to any system in a stopped state.
    また、動作クロックを系統毎に別々に供給し、停止中の系統には動作クロックを供給しない。 - 特許庁
  • In a step S41, DTS-(vbv-delay) is operated and a STC(system time clock) is further initialized at a time obtained by subtracting a prescribed time.
    ステップＳ４１で、DTS-(vbv_delay)が演算され、さらに所定の時間を減算した時刻でSTC(System Time Clock)が初期化される。 - 特許庁
  • ANTENNA, RADIO CONTROLLED CLOCK USING THEREOF, AND RFID SYSTEM
    アンテナ及びこれを用いた電波時計、ＲＦＩＤシステム - 特許庁
  • CLOCK PHASE ADJUSTMENT SYSTEM AND METHOD
    クロック位相調整システム及びクロック位相調整方法 - 特許庁
  • SYSTEM AND METHOD FOR TOD CLOCK STEERING
    ＴＯＤクロックをステアリングするためのシステムおよび方法 - 特許庁
  • SYSTEM FOR SWITCHING INTERMITTENT OPERATION MODE OF CPU OPERATION CLOCK
    ＣＰＵ動作クロックの間欠動作モード切替方式 - 特許庁
  • CLOCK MANAGEMENT METHOD IN SYNCHRONOUS NETWORK SYSTEM AND TRANSMITTER
    同期網システムのクロック管理方法及び伝送装置 - 特許庁
  • DEVICE FOR GENERATION OF MASTER CLOCK FOR SATELLITE NAVIGATION SYSTEM
    衛星ナビゲーションシステムのためのマスタークロック生成装置 - 特許庁
  • TRANSMISSION SYSTEM, SLAVE TRANSMISSION DEVICE AND CLOCK SYNCHRONIZATION METHOD
    伝送システム、スレーブ伝送装置及びクロック同期方法 - 特許庁
  • function gradually adjusts the system clock (as returned by gettimeofday (2)).
    関数は( gettimeofday (2) が返す) システムクロックを徐々に調整する。 - JM
  • Print the time of the last change to the system clock.
    システムクロックが最後に変更された時刻を表示する。 - JM
  • SEMICONDUCTOR DEVICE, SYSTEM BOARD AND MULTI-PHASE CLOCK GENERATING CIRCUIT
    半導体装置、システムボードおよび多相クロック発生回路 - 特許庁
  • SYSTEM AND METHOD FOR CALIBRATING TOD CLOCK
    ＴＯＤクロックを較正するためのシステムおよび方法 - 特許庁
  • CLOCK SYSTEM POWER ESTIMATION METHOD FOR INTEGRATED CIRCUIT DEVICE
    集積回路装置のクロック系電力見積り方法 - 特許庁
  • To restore a reproduction clock during recording by preserving information relating to the clock control of a system time clock (STC) and controlling the reproduction clock using the information.
    ＳＴＣのクロック制御に関する情報を保存し、当該情報を用いて再生クロックを制御することで、記録時の再生クロックを復元する。 - 特許庁
  • To provide a frequency division clock generating circuit which generates no phase inversion phenomenon between a system clock and a frequency division clock even at an end of a clock wiring.
    クロック配線の末端においてもシステムクロックと分周クロックとの間に位相の逆転現象が発生しない分周クロック生成回路を提供する。 - 特許庁
  • The clock supply system includes a clock wiring (20) which propagates the clock signal outputted from the clock generator to ends thereof via a plurality of branches.
    クロック供給系は、クロック発生回路から出力されるクロック信号を複数の分岐を介して末端に伝播するクロック配線（２０）を有する。 - 特許庁
  • An internal clock signal generation circuit 20 generates internal clock signals clk-in based on the internal clock activation signals cke-c and the system clock CLK.
    内部クロック信号生成回路２０は、内部クロック活性化信号ｃｋｅ＿ｃおよびシステムクロックＣＬＫに基づいて、内部クロック信号ｃｌｋ＿ｉｎを生成する。 - 特許庁
  • A clock doubler (108) including a clock doubling circuit (250) for generating from a system clock (102) a clock signal (246) having a frequency substantially double that of the system clock (102) and also having a pulse width and associated duty cycle is provided.
    システムクロック(102)をもとにして、該システムクロック(102)の実質的に２倍の周波数を持ち、パルス幅およびデューティサイクルをさらに有するクロック信号(246)を生成するクロック倍化回路(250)を含むクロック・ダブラ(108)を提供する。 - 特許庁
  • The clock supply destination system (2-J) performs first processing according to a clock signal from the clock supply source system (1), and second processing according to the modulation period (T2) of the clock signal.
    クロック供給先システム（２−Ｊ）は、クロック供給元システム（１）からのクロック信号に応じた第１処理と、クロック信号の変調周期（Ｔ２）に応じた第２処理とを実行する。 - 特許庁
  • To provide a clock monitoring circuit in a clock synchronizing system for detecting clock abnormality even when the circuit scale is small, and for notifying the detected abnormality to the system as a clock abnormality status.
    回路規模が小さくてもクロック異常を検出し、システムに対してクロック異常ステータスとして通知することができるクロック同期システムにおけるクロック監視回路を提供する。 - 特許庁
  • A converter (122) uses the value given to a system clock conversion generator (108) by the synthetic video clock (402) to convert the transition position to the synthetic video clock (402) to the position to the system clock (400).
    変換器(122)は、合成ビデオクロック(402)によってシステムクロック変換発生器(108)に与えられる値を使用して、合成ビデオクロック(402)に対する遷移位置をシステムクロック(400)に対する位置に変換する。 - 特許庁
  • To provide an interface circuit for enabling to supply a single clock and a differential clock by switching to a circuit operated by the single clock or a circuit operated by the differential clock, using a clock of a single clock system.
    シングル・クロック方式のクロックを用いて、シングル・クロックと差動クロックとを、シングル・クロックで動作する回路と差動クロックで動作する回路とに切り換えて供給可能にするためのインタフェース回路を提供する。 - 特許庁
  • To match clock phases between an active system and a standby system of a clock supply unit for supplying clocks being phase-coherent with a clock from an upper level.
    上位からのクロックに位相同期したクロックを供給するクロック供給装置に関し、現用系と予備系とのクロックの位相を一致させる。 - 特許庁
  • A clock monitoring circuit 7 monitors relative relationship between the frequency of the system clock SCK and the frequency of the monitoring clock WCK.
    クロック監視回路７は、システムクロックＳＣＫの周波数と監視クロックＷＣＫの周波数との相対関係を監視する。 - 特許庁
  • Since the spread spectrum clock generates a periodic noise in an analog system (CCD, ADC), a timing circuit 112 of the image reader is divided into an analog system clock generating circuit AT and a digital system clock generating circuit DT, the analog system clock generating circuit AT uses a reference clock from a reference clock generator 136 and the digital system clock generating circuit DT uses the spread spectrum clock from an SSG 137.
    スペクトラム拡散クロックはアナログ系（ＣＣＤ、ＡＤＣ）に周期的なノイズを発生させるため、画像読取装置のタイミング回路１１２をアナログ系クロック発生回路ＡＴとデジタル系クロック発生回路ＤＴに分け、アナログ系発生回路ＡＴでは基準クロック発信器１３６からの基準クロックを用い、かつ、デジタル系クロック発生回路ＤＴではＳＳＧ１３７からのスペクトラム拡散クロックを用いる。 - 特許庁
  • To provide a clock/frame pulse selection system that selects, generates and distributes an optimum and ensured system clock/frame pulse at all times in a clock/frame pulse generating and distribution system, having a plurality of clock/frame pulse inputs.
    複数個のクロック／フレームパルス入力をもつクロック／フレームパルス生成および分配系で、常に、最適でかつ保証されたシステムクロック／フレームパルスを選択し、生成および分配するクロック／フレームパルス選択方式を提供する。 - 特許庁
  • To provide a closed loop clock correction method and an apparatus adaptive to a closed loop clock correction control system.
    閉ループ・クロック訂正方法および閉ループ・クロック訂正制御システム適応装置を提供する。 - 特許庁
  • To provide a clock receiver circuit which receives a system clock signal on an integrated circuit chip.
    集積回路チップ上でシステム・クロック信号を受信するクロック受信装置回路を提供する。 - 特許庁
  • PRECISION, HIGH SPEED DELAY SYSTEM FOR GIVING NEW DELAY VALUE TO DELAYED CLOCK EDGE FOR EVERY CLOCK PERIOD
    クロック周期毎に遅延クロック・エッジに新たな遅延値を与えるための精密高速遅延システム - 特許庁
  • Counters for the system clock and the video clock are provided and comparison is designated externally.
    システムクロック、ビデオクロック用のカウンターを持ち、外部からの指示により、そのコンペアを行い比較する。 - 特許庁
  • METHOD AND DEVICE FOR SYNCHRONIZING CLOCK MODULATION WITH ELECTRIC POWER SOURCE MODULATION IN SPREAD SPECTRUM CLOCK SYSTEM
    スペクトル拡散クロック・システムにおけるクロック変調と電源変調の同期を取る方法及び装置 - 特許庁
  • This clock supply system compares an informed address of a clock supply device with contents of an information storage memory (41).
    通知されたクロック供給装置のアドレスと情報格納メモリーの内容とを比較する（４１）。 - 特許庁
  • LSI HAVING CLOCK FREQUENCY SWITCHING FUNCTION, COMPUTER SYSTEM AND CLOCK FREQUENCY SWITCHING METHOD
    クロック周波数切り替え機能を有するＬＳＩ、計算機システム及びクロック周波数切り替え方法 - 特許庁
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 43 44 次へ＞

例文データの著作権について