「system clock」を含む例文一覧(2171)

＜前へ 1 2 .... 5 6 7 8 9 10 11 12 13 .... 43 44 次へ＞
  • A local clock buffer circuit 106 produces a local clock signal L-CLK from a system clock signal SYS-CLK according to the gate signal 110.
    ローカルクロックバッファ回路１０６は、ゲート信号１１０に応じて、システムクロック信号ＳＹＳ−ＣＬＫからローカルクロック信号Ｌ−ＣＬＫを生成する。 - 特許庁
  • In this case, a system clock signal clk is supplied to a clock terminal, and the clock signal low_en generated by the NCO 14 is supplied to a data enable terminal DEN.
    その場合、クロック端子にはシステムクロック信号clkを供給し、データイネーブル端子ＤＥＮにはＮＣＯ１４が生成したクロック信号low＿enを供給する。 - 特許庁
  • A radio base station device has a rate conversion part which samples a base band signal of a first communication system at a clock rate of common multiples of a clock rate of the first communication system and a clock rate of a second communication system different from the clock rate of the first communication system.
    一実施形態による無線基地局装置は、第１の通信方式のクロックレートと、前記第１の通信方式のクロックレートと異なる第２の通信方式のクロックレートとの公倍数のクロックレートで、前記第１の通信方式のベースバンド信号をサンプリングするレート変換部を有する。 - 特許庁
  • The electronic apparatus comprises: a system clock oscillator 4 that oscillates a system clock signal; a DC/DC converter 2 that includes an NPN transistor TR1 whose on-operation and off-operation are switched according to the system clock signal; and an IC 5 that operates in timing for internal processing on the basis of the system clock signal.
    システムクロック信号を発振するシステムクロック発振器４と、前記システムクロック信号に応じてＯＮ／ＯＦＦが切り替わるＮＰＮ形トランジスタＴＲ１を有するＤＣ／ＤＣコンバータ２と、前記システムクロック信号に基づいて内部処理のタイミングをとって動作するＩＣ５とを備える。 - 特許庁
  • To provide a clock switching device which does not cause an instantaneous interruption adversely affecting a clock-receiving circuit when the clock is switched from one system to the other system.
    クロックを一方の系から他方の系に切り替える際にクロックの供給を受ける回路装置に悪影響を与える瞬断が生じることのないクロック切替装置を得ること。 - 特許庁
  • The information processing apparatus for setting the external bus clock to be supplied to the external bus on the basis of a system clock detects a clock of the external system connected to the external bus.
    システムクロックに基づいて、外部バスに供給するための外部バスクロックを設定する情報処理装置において、外部バスに接続された外部システムのクロックを検出する。 - 特許庁
  • A selector 14 receives the delayed clock outputted from the phase delay means 13 and a clock outputted from the PLL circuit 12, and uses the delayed clock as an operational clock when only clock in one system acting as a currently used system is interrupted, but otherwise uses a clock outputted from the PLL circuit 12 as an operational clock.
    セレクタ１４は、位相遅延手段１３の出力する遅延クロックとＰＬＬ回路１２から出力されるクロックを入力して、現用系となる一方の系統クロックのみに断が発生したときには遅延クロックを運用クロックとする一方、これ以外の場合にはＰＬＬ回路１２から出力されるクロックを運用クロックとする。 - 特許庁
  • In a system 1 for supplying a clock, a device 21 for supplying a clock measures frequency accuracy of an input clock and an output clock, and transmits an alarm to a network synchronization clock management device 100 when the frequency accuracy is degraded.
    クロック供給システム１において、クロック供給装置２１は、入力クロックおよび出力クロックの周波数精度を計測し、周波数精度が劣化した場合に、警報として網同期クロック管理装置１００に送信する。 - 特許庁
  • When a first switching signal 216 is inputted for the changeover of a system clock to an another system state monitoring part 232 inside the first clock supply function part 211 of an active system, a clock switching signal 245 is outputted.
    現用系の第１のクロック供給機能部２１１内の他系状態監視部２３２にシステムクロックの切り替えのために第１の切替信号２１６が入力されると、クロック切替信号２４５が出力される。 - 特許庁
  • CENTRAL STATION DEVICE OF PON SYSTEM, RECEPTION METHOD, AND CLOCK DATA REPRODUCING CIRCUIT
    ＰＯＮシステムの局側装置、受信方法及びクロックデータ再生回路 - 特許庁
  • To provide a phase lock system which generates plural stable synchronous clocks from a fluctuation clock.
    変動クロックから、安定した複数の同期したクロックを生成する。 - 特許庁
  • AUTOMATIC TIME CORRECTING METHOD FOR BUILT-IN CLOCK OF MOBILE PHONE, AND ITS SYSTEM
    携帯電話内蔵時計の時刻自動修正方法並びにシステム - 特許庁
  • COMMUNICATION SYSTEM, BASE STATION DEVICE, REFERENCE CLOCK GENERATION CIRCUIT, AND SYNCHRONIZATION METHOD
    通信システム、基地局装置、基準クロック生成回路および同期方法 - 特許庁
  • VEHICLE-LOADED CLOCK DEVICE, VEHICLE-LOADED NETWORK SYSTEM AND TIME INFORMATION PROCESSING METHOD
    車載時計装置、車載ネットワークシステム、および時間情報処理方法 - 特許庁
  • In 4.4BSD, this software has been organized according to the following:Basic kernel facilities: timer and system-clock handling, descriptor management, and process management
    4.4BSDでは、このソフトウェアは次のような構成になっています。 - FreeBSD
  • CLOCK SYNCHRONISM MONITORING METHOD FOR OSC SIGNAL IN WAVELENGTH MULTIPLEX SYSTEM
    波長多重システムにおけるＯＳＣ信号のクロック同期監視方法 - 特許庁
  • IMAGE SENSOR CLOCK DRIVER SYSTEM AND METHOD HAVING EFFICIENT ENERGY CONSUMPTION
    エネルギーを効率的に消費する画像センサクロックドライバシステム及び方法 - 特許庁
  • SERIAL DATA TRANSFER DEVICE, SERIAL CLOCK TRANSFER DEVICE AND SERIAL TRANSFER SYSTEM
    シリアルデータ転送装置、シリアルクロック転送装置およびシリアル転送システム - 特許庁
  • SYNCHRONOUS CLOCK INFORMATION TRANSFER METHOD, TRANSMISSION APPARATUS AND COMMUNICATION SYSTEM
    同期クロック情報転送方法および送信装置ならびに通信システム - 特許庁
  • To perform reproduction processing of a system clock without using any dedicated processor.
    専用プロセッサを用いることなく、システムクロックの再生処理を行う。 - 特許庁
  • COMPUTER SYSTEM SUPPLYING LOW-SKEW CLOCK SIGNAL TO SYNCHRONOUS MEMORY UNIT
    同期メモリ・ユニットに低スキュー・クロック信号を供給するコンピュータ・システム - 特許庁
  • SYNCHRONIZATION SYSTEM AND SYNCHRONIZATION METHOD OF MULTIPLE VARIABLE-FREQUENCY CLOCK GENERATORS
    複数の可変周波数クロック発生器の同期システムおよび同期方法 - 特許庁
  • DATA PROCESSING SYSTEM PROVIDED WITH CONTROLLABLE CLOCK FOR PARTITIONED SYNCHRONIZING INTERFACE
    区分化同期インタフェース用調整可能クロックを備えたデータ処理システム - 特許庁
  • METHOD AND DEVICE FOR RECOVERING SYSTEM CLOCK IN DIGITAL DATA TRANSMISSION NETWORK
    ディジタルデータの伝送網におけるシステムクロック再生方法および装置 - 特許庁
  • METHOD AND APPARATUS FOR REPRODUCING SYSTEM CLOCK IN DIGITAL DATA TRANSMISSION NETWORK
    ディジタルデータの伝送網におけるシステムクロック再生方法および装置 - 特許庁
  • COMPUTER SYSTEM PROVIDED WITH TIME CHANGING FUNCTION FOR EXTERNAL CLOCK, AND RECORD MEDIUM
    外部時計の時刻変更機能付き計算機システム及び記録媒体 - 特許庁
  • The system clock generation part 16 generates clocks SPUCK and HS2CK.
    システムクロック生成部１６は、クロックＳＰＵＣＫ，ＨＳ２ＣＫを生成する。 - 特許庁
  • To provide a system and apparatus that attains high-speed processing by flexibly revising a system clock even when a data communication speed and a data clock are constant or can cope with the processing without the need for revising the system clock even when the data communication speed and the data clock are changed.
    データ通信速度及びそのデータクロックが一定でもシステムクロックを柔軟に変更して高速化できる、あるいは、データ通信速度及びそのデータクロックが変化してもシステムクロックを変化させる必要無く対応できる方式及び装置を提供する。 - 特許庁
  • WIDE AREA CLOCK COMPARISON SYSTEM, WIDE AREA SYNCHRONOUS PULSE GENERATION SYSTEM, PULSE MEASUREMENT DEVICE AND PULSE GENERATION DEVICE
    広域時計比較システム、広域同期パルス発生システム、パルス計測装置およびパルス発生装置 - 特許庁
  • COMPUTER SYSTEM HAVING CLOCK-DOWN FUNCTION AND METHOD FOR ADJUSTING OPERATING FREQUENCY OF THE SAME COMPUTER SYSTEM
    クロックダウン機能を有するコンピュータシステム及びコンピュータシステムの動作周波数を調整する方法 - 特許庁
  • The clock synchronizing system includes a phase-locked loop circuit for generating a multiplication clock on the basis of a reference clock, a frequency dividing circuit for generating a frequency dividing clock on the basis of the multiplication clock and a frame pulse generating circuit for generating a frame pulse by frequency-dividing the reference clock, wherein the frequency dividing clock is phase-locked by the frame pulse.
    基準クロックに基づき逓倍クロックを生成する位相同期回路と、逓倍クロックに基づき分周クロックを生成する分周回路と、基準クロックを分周してフレームパルスを生成するフレームパルス生成回路とを備え、前記分周クロックは前記フレームパルスにより位相同期化がなされることを特徴とする。 - 特許庁
  • To provide a clock synchronizing method and communication system in which excellent clock synchronism is achieved by a clock packet when transmitting a packet including the clock packet from a master device to a slave device.
    マスター装置からスレーブ装置にクロックパケットを含むパケットが送信される場合にそのクロックパケットにより良好なクロック同期を実現することができるクロック同期方法及び通信システムを提供する。 - 特許庁
  • A data transfer section (11) outputs a clock signal given from the clock synchronization system as a transfer request signal of the self- synchronization system and outputs received data to the self-synchronization system as data by synchronizing the data with the clock signal and outputs the data to the self-synchronization system as data.
    データ転送部（１１）は、クロック同期システム側から与えられるクロック信号を自己同期システム側の転送要求信号として出力し、かつ入力されたデータをクロック信号と同期をとり自己同期システム側にデータとして出力する。 - 特許庁
  • When the E system selection signal is circulated through the E system transmission line and the changeover of the clock path operating system of the network synchronization devices 112, 114 is terminated, self-running is stopped and the clock path active system is switched to the E system transmission line.
    Ｅ系選択信号がＥ系伝送路を一巡して網同期装置１１２、１１４のクロックパス運用系の切り替えが終了すると、自走を停止して、クロックパス運用系をＥ系伝送路に切り替える。 - 特許庁
  • The clock system 100 comprises a time base unit 20 and a clock 10 working with the time base unit 20 for time adjustment.
    時計設備１００はタイムベースユニット２０と、時間調整のためタイムベースユニット２０と協働する時計１０を備える。 - 特許庁
  • Compared with the case where there is only one clock input terminal for one system, a smaller number of clock buffer stages is required in the marco block.
    １系統のクロック入力端子が１個の場合に比べてマクロブロック内のクロックバッファ段数は少なくて済む。 - 特許庁
  • To provide a sheet computer for operating at a high speed by solving the decrease of an operating speed due to the clock delay of a system clock.
    システムクロックのクロック遅延による動作速度の低下を解消し、高速動作可能なシートコンピュータを提案する。 - 特許庁
  • Then the control-system signal line is again connected to the clock-gated cell inserted into the clock signal supplying route (S14).
    そして、クロック信号供給経路に挿入されたクロックゲーテッドセルに制御系信号線が再度接続される（Ｓ１４）。 - 特許庁
  • The synchronous operation control circuit 20 also has a first frequency division circuit 36 generating a driving clock signal obtained by frequency-dividing the system clock signal by m.
    システムクロック信号をｍ分周した駆動クロック信号を生成する第１分周回路３６を備える - 特許庁
  • In this print head control device, a source oscillation clock CKIN is counted by using a counter CPC in a system clock generating section 15.
    印字ヘッド制御装置では、原発振クロックCKINをシステムクロック生成部１５において、カウンタCPC を用いて計数する。 - 特許庁
  • To more accurately detect a clock abnormality than a disconnection detecting circuit for monitoring the abnormality of a clock system in a conventional manner.
    従来のクロック系の異常監視を行う断検出回路よりも高精度にクロックの異常検出を行う。 - 特許庁
  • The PLL circuit 3 synchronizes a CPU output clock signal f2 with the system clock signal f1 by adjusting skew.
    ＰＬＬ回路３は、スキュー調整することで、ＣＰＵ出力クロック信号ｆ２をシステムクロック信号ｆ１に同期させる。 - 特許庁
  • A spread spectrum clock system 11 modulates the power source voltage of a circuit 10 while cooperating with a circuit clock signal C.
    スペクトル拡散クロック・システム１１が回路１０の電源電圧を回路クロック信号Ｃと協調して変調する。 - 特許庁
  • To provide a clock path extraction device for shortening a time for analysis of a clock system in timing verification.
    タイミング検証におけるクロック系統の解析時間を短縮することのできるクロック経路抽出装置を提供する。 - 特許庁
  • In the reception side LSI 2, the data are sampled by the source clock and then synchronized with the system clock of the reception side LSI 2.
    受け側ＬＳＩ２ではそのソースクロックでデータをサンプリングした後、受け側ＬＳＩ２のシステムクロックに同期化させる。 - 特許庁
  • To provide a system clock generating circuit that causes no discontinuity to a frequency of a system clock even when signal interruption takes place in a reference synchronizing signal and a synchronizing signal of a video signal is selected.
    リファレンス同期信号の信号断が発生して映像信号側に切替えても、システムクロックの周波数に不連続を生じないようにする。 - 特許庁
  • ELECTRONIC CLOCK DEVICE, ELECTRONIC EQUIPMENT INCLUDING THE SAME, AND CONTROL SYSTEM
    電子時計装置、この電子時計装置を備えた電子機器、及び制御システム - 特許庁
  • LOW SPEED TRANSMISSION SIGNAL OUTPUT SYSTEM IN SELECTIVELY SWITCHING INTRA-DEVICE CLOCK
    装置内クロック選択切替時における低速伝送信号出力方式 - 特許庁
  • CLOCK DATA REPRODUCTION UNIT, ELECTRIC POWER CONTROL METHOD OF THE SAME, AND PON SYSTEM
    クロック・データ再生部及びその電力制御方法並びにＰＯＮシステム - 特許庁
  • To provide an image sensor clock driver system for reducing energy consumption.
    エネルギー消費を軽減するための画像センサクロックドライバシステムを提供する。 - 特許庁
＜前へ 1 2 .... 5 6 7 8 9 10 11 12 13 .... 43 44 次へ＞

例文データの著作権について