「upper- layer」を含む例文一覧(11094)
＜前へ 1 2 .... 180 181 182 183 184 185 186 187 188 .... 221 222 次へ＞- An insulating film 106 is formed to cover a part of an upper surface of the piezoelectric thin film 105, one of side surfaces of the piezoelectric thin film 105, and one of side surfaces of the lower electrode layer 104 within the same plane as the side surface.
圧電体薄膜１０５の上面の一部と、圧電体薄膜１０５の側面の一つと、その側面と同じ平面内の下部電極層１０４の側面の一つと、を覆うように絶縁膜１０６を形成する。 - 特許庁 - An insulating film 73 is laminated on the upper layer of the first electrode 91a, and a recessed part within a contact hole 72b is perfectly filled up with the insulating film 73, and a space between the adjacent first electrodes 91a is also filled up therewith.
第１電極９１ａの上層には絶縁膜７３が積層され、かかる絶縁膜７３によって、コンタクトホール７２ｂ内の凹部は完全に埋められ、隣接する第１電極９１ａの間も埋められている。 - 特許庁 - In the surface emitting semiconductor laser 100, a pillar-shaped part 110 is formed in a part of a resonator 120, which is formed by laminating a lower mirror 103, an active layer 105 and an upper mirror 117.
面発光型半導体レーザ１００は、共振器１２０の一部に柱状部１１０が形成され、共振器１２０は、下部ミラー１０３、活性層１０５、および上部ミラー１１７が積層されて形成される。 - 特許庁 - To provide a method for manufacturing a semiconductor device which can avoid a short circuit between each electric wiring in an upper layer electric wiring, even when a part of top of a FSG film is exposed by dispersion of a manufacturing process.
製造工程のばらつきによってＦＳＧ膜の上面の一部が露出した場合であっても、上層配線層における配線間のショートの発生を回避し得る半導体装置の製造方法を得る。 - 特許庁 - Although the coating film is converted to silicon oxide films 2, 10 by heat treatment, cracks may be generated in the silicon oxide film 10 at an upper layer by thermal shrinkage stress, which can be prevented by the silicon nitride film 9.
熱処理を行うと塗布膜はシリコン酸化膜２、１０に転換するが、このとき熱収縮応力により上層のシリコン酸化膜１０にクラックが発生することがあるが、シリコン窒化膜９で阻止できる。 - 特許庁 - The second metal film 24 includes: a first portion 26 covering the whole upper surface of the first metal film 22; and a second portion 28 placed on a layer under the first metal film 22 and covering the end face of the first metal film 22.
第２金属膜２４は、第１金属膜２２の上面を全て覆う第１部分２６と、第１金属膜２２の下の層に載るとともに第１金属膜２２の端面を覆う第２部分２８と、を含む。 - 特許庁 - Then, a TFT array substrate (10) configured by successively forming upper layers of the lower capacitive electrode (71) and a counter substrate (20) are stuck to each other through a liquid crystal layer (50) to manufacture a liquid crystal device (1).
その後、下部容量電極（７１）の上層部分を順次形成してなるＴＦＴアレイ基板（１０）と、対向基板（２０）とを液晶層（５０）を介して貼り合せることによって、液晶装置（１）を製造する。 - 特許庁 - In a base station 100, a scheduling/transmission parameter deciding unit 113 inputs soft handover information from an upper layer, but will not perform a discreet assignment processing to a mobile station which is in a soft handover state.
基地局１００において、スケジューリング／送信パラメータ決定部１１３は、上位レイヤからソフトハンドオーバ情報を入力し、ソフトハンドオーバ状態にある移動局に対して、個別の割り当て処理を行わない。 - 特許庁 - To provide a high quality electroluminescent lamp capable of uniformly displaying letters and the whole graphic form making a light emission layer located in an upper part between split-formed drive electrodes emit light without causing a dielectric breakdown.
絶縁破壊を起こすことなく、分割形成された駆動電極間の上部に位置する発光層を発光させ、文字や図形全体を均一に表示させることができる高品質の電界発光灯を提供する。 - 特許庁 - Each dummy gate electrode is embedded with a sidewall insulation film, the polysilicon film at an upper portion of each dummy gate is removed, a recess is formed on the insulation layer, and a second metal film is laminated in the recess to form a CMOS gate electrode.
各ダミーゲート電極を、側壁絶縁膜で埋め込み、各ダミーゲートの上部のポリシリコン膜を除去し、絶縁層に凹部を形成した後、凹部内に第二の金属膜を積層し、ＣＭＯＳのゲート電極とする。 - 特許庁 - To provide a semiconductor device that shields an upper part where inductor is formed, so that deterioration of inductor performance is prevented within a permitted value even when the inductor is arranged on a global layer; and to provide a method of manufacturing and designing the semiconductor device.
インダクタをグローバル層に配置してもインダクタ性能の低下を許容値内に抑えるようにインダクタの形成領域上部をシールドできる半導体装置、製造方法および設計方法を提供すること。 - 特許庁 - Second diffusion preventive layers 123, 224 are formed on at least one copper-containing wiring layers 134, 238 other than the lowermost copper-containing wiring layer 132 while avoiding the upper side of the photoelectric converting section 103.
第２の拡散防止層１２３、２２４が、最下層の銅含有配線層１３２以外の少なくとも１つの銅含有配線層１３４、２３８上に、光電変換部１０３上方を避けて形成される。 - 特許庁 - Further, an organic functional layer 107 formed on the anode 105 has a film thickness t_3 equal to or larger than the film thickness t_1 of the anode 105, and is formed from an upper surface of the anode 105 to a side face of an end.
また、陽極１０５上に形成された有機機能層１０７は、その膜厚ｔ_３が、陽極１０５の膜厚ｔ_１以上であり、陽極１０５の上面から端部の側面にわたって形成されている。 - 特許庁 - By this, a memory cell array area and a predetermined pad can be connected within a shorter distance by using a wiring formed in an upper layer that has lower electrical resistance, and power potential can be stably supplied to the memory cell array area.
これにより、上層の低抵抗配線を用いてメモリセルアレイ領域と所定のパッドとを短距離で接続できるため、メモリセルアレイ領域に電源電位を安定的に供給することが可能となる。 - 特許庁 - A non-cut part 21b is left by not cutting the skin layer 22 of the section corresponding to a connection pipe insertion direction upper side on the inner bottom surface of the seal ring fitting groove 21 of the inner tube 2 and keeping it as it is.
内筒２のシールリング嵌合溝２１の内底表面における接続管差込み方向上手側に対応する箇所のスキン層２２は切削しないでそのままにした非切削部２１ｂを設ける。 - 特許庁 - A touch panel controller 3 selects sensor electrodes of the touch panel 1 provided on an upper layer of a liquid crystal display panel 2 one by one to determine for contact of a conductor to the position according to each selected sensor electrode.
タッチパネルコントローラ３は、液晶表示パネル２の上層に設けられたタッチパネル１のセンサ電極を一つずつ選択し、選択したセンサ電極に応じた位置に対する導体の接触の有無を判定する。 - 特許庁 - Insulating layers 90, 92 and 94 are formed between the upper surface of the semiconductor substrate 12 over a boundary part 72 between the cathode region 30 and collector region 52 and the solder layer 96 over the boundary part 72.
カソード領域３０とコレクタ領域５２の境界部７２の上方の半導体基板１２の上面と前記境界部７２の上方のはんだ層９６との間に、絶縁層９０、９２、９４が形成されている。 - 特許庁 - Each upper clad layer of optical waveguide regions 11, 13 of the optical waveguide 10, optical waveguide regions 21, 23 of the optical waveguide 20, the incident side optical demultiplexer 30, and the emission side optical multiplexer 40 comprise a semi-insulating semiconductor.
光導波路１０の光導波領域１１，１３、光導波路２０の光導波領域２１，２３、入射側分波器３０及び出射側合波器４０の各上部クラッド層は、半絶縁半導体からなる。 - 特許庁 - A power generation unit 20 including a positive electrode 11 and a negative electrode 12 is housed in a battery can 2 of which the upper part is open, and a thermosetting resin layer 25 is formed on the inner bottom face 2b of the battery can 2.
正極電極１１および負極電極１２を含む発電ユニット２０を、上部が開口された電池缶２内に収容し、電池缶２の底部内面２ｂに熱硬化樹脂層２５を形成する。 - 特許庁 - In this lightweight banking structure A, a concrete layer 12 is formed on an upper surface of a resin foaming body block of a part or the whole of the resin foaming body block 10A for constituting a side surface for installing the wall face material 3.
軽量盛土構造体Ａにおいて、壁面材３が取り付けられる側面を構成する樹脂発泡体ブロック１０Ａの一部または全部の樹脂発泡体ブロックの上面にコンクリート層１２を形成する。 - 特許庁 - To provide an inexpensive group III nitride-based semiconductor light emitting element in which V_f and V_th are lowered sufficiently by employing a novel and easy-to-form p-type semiconductor having a sufficiently low resistance in an upper barrier layer.
抵抗が充分に低く且つ簡便に形成できる新たなｐ形半導体を上部障壁層に用い、Ｖ_ｆやＶ_ｔｈが充分下がったＩＩＩ族窒化物半導体発光素子を安価に提供する。 - 特許庁 - A gate insulating film 9, channel silicon films 8a, 8b and a resistance change material layer 7 are provided in the order from an internal wall of a connection hole for passing through the laminated body and exposing an upper surface of the polysilicon diode PD.
積層体を貫通してポリシリコンダイオードＰＤの上面を露出する接続孔の内壁には、前記内壁側から順にゲート絶縁膜９、チャネルシリコン膜８ａ、８ｂおよび抵抗変化材料層７を設ける。 - 特許庁 - The tea leaf leveling mechanism 210 is constituted of a raking and leveling tool 211 for raking and leveling the upper layer part of tea leaves conveyed on the trough 202 and a rotary drive mechanism 212 for rotating and driving the raking and leveling tool 211.
茶の葉均し機構２１０は、トラフ２０２上を搬送される茶の葉の上層部を掻き均す掻き均し具２１１と、同掻き均し具２１１を回転駆動させる回転駆動機構２１２によって構成されている。 - 特許庁 - The upper layer 10 is made of innumerable large-diameter aggregates 1 obtained by crushing a waste tile material at a 5-10 mm average particle diameter, and hyaline 5 binding each of the large-diameter aggregates 1 while securing a space 1a between each of the large-diameter aggregates 1.
上層１０は、廃瓦材が平均粒径５〜１０ｍｍで粉砕された無数の大径骨材１と、各大径骨材１間に間隙１ａを確保しつつ各大径骨材１を結合するガラス質５とからなる。 - 特許庁 - Consequently, the mixture in the storage tank 301 is discharged into the solid-liq. separator 400 from the outlet 308, and the solid such as sludge suspending in the upper layer oaf the storage tank 301 is treated.
これにより貯留槽３０１の混合物は，排出口３０８から固液分離装置４００へと流出して，当該貯留槽３０１の上層に浮遊する汚泥等の固体物が処理できるようになる。 - 特許庁 - In an upper layer of the N-type region 5a, an N-type doped silicon film 11 having an impurity concentration higher than the N-type region 5a and equivalent to those of the N-type regions 6, 8 is formed in contact with the N-type region 5a.
Ｎ型領域５ａの上層には、不純物濃度がＮ型領域５ａより高く、Ｎ型領域６，８と同程度のＮ型ドープトポリシリコン膜１１がＮ型領域５ａに接触して形成されている。 - 特許庁 - The pad PDt is disposed on an upper layer of at least one of the transistors pDTrt and nDTrt so that the pad PDt overlaps one part or the entire part of at least any one of the transistors pDTrt and nDTrt.
トランジスタｐＤＴｒｔ、ｎＤＴｒｔの少なくとも一方の一部又は全部と重なるように、該トランジスタｐＤＴｒｔ、ｎＤＴｒｔの少なくとも一方の上層にパッドＰＤｔが配置される。 - 特許庁 - A circuit pattern formed by connecting a first conductor 6 and a second conductor 7 in parallel with each other is disposed in the upper part of a deformed part 3 deformed and pressure-broken by rise of the internal pressure of the electric double layer capacitor.
電気二重層コンデンサの内圧の上昇によって変形及び圧力破壊する被変形部３の上部には、第１の導体６と第２の導体７が並列接続された回路パターンが配置されている。 - 特許庁 - The metal sheet treatment tank is characterized by a coating layer which is formed of a hydrophilic material and provided at least on the upper inner surface of the treatment tank for treating the surface of the metal sheet with the use of a treatment liquid.
処理液を用いて金属板の表面を処理する処理槽の少なくとも上部内面に、親水性を有する材料からなるコーティング層が設けられていることを特徴とする金属板処理槽である。 - 特許庁 - This tile for planting is characterized by consisting of a base plate part constituted with a foamed ceramic-baked material and a surface layer part constituted with a crack-grooved ceramic-baked material formed as one unit at the upper surface side of the base plate part.
この植栽用タイルは、発泡セラミックス焼成体で構成された基板部と、該基板部の上面側に一体的に形成された裂溝セラミックス焼成体で構成された表層部とからなることを特徴とする。 - 特許庁 - A surface-emitting semiconductor laser includes a lower DBR 14 formed on a VCSEL 10 and a substrate 12, including a current construction layer 32, consisting of Al, an active region 16, and an upper DBR 18 fabricated on a post P.
ＶＣＳＥＬ１０、基板１２上に形成され、Ａｌを構成元素とする電流狭窄層３２を含む下部ＤＢＲ１４と、活性領域１６と、ポストＰに加工された上部ＤＢＲ１８とを備える。 - 特許庁 - At first, the surface of a grain oriented electromagnetic steel sheet is provided with an inorganic mineral film essentially consisting of forsterite, and the upper layer thereof is provided with a film having an average density of ≥3.1 g/cm^3 and an average hardness of ≥15 GPa.
まず、方向性電磁鋼板の表面にフォルステライトを主体とする無機鉱物質被膜を、さらにその上層には、平均密度が3.1g/cm^3以上で平均硬度が15GPa以上の被膜を有することとする。 - 特許庁 - The second polarizing plate has a polyvinyl alcohol layer, which is a polymer polarizing medium, as a basis and is constructed by locating triacetyl cellulose supporting body layers on the upper and lower surfaces thereof and is formed by coating the inside surface of the second substrate.
第２偏光板は高分子偏光媒質であるポリビニルアルコール層を基準に、上下両面にトリアセチルセルロース保持体層が位置する構成を有し、第２基板の内側表面のコーティングにより形成される。 - 特許庁 - In the method for manufacturing a semiconductor element, a low-concentration doped diamond layer 4 which has a cross section including a direction perpendicular to a surface of a substrate 1 and having a trapezoidal shape of an upper bottom side shorter than a lower bottom side, is formed on the substrate 1 by an epitaxial growth method.
基板１上に、エピタキシャル成長により、基板１の表面に対して垂直な方向を含む断面が下底よりも上底が短い台形形状である低濃度ドープダイヤモンド層４を形成する。 - 特許庁 - To prevent visibility of characters from being reduced by arranging character image data of a portion overlapping with an area of a visible electronic signature in an upper layer above the visible electronic signature when adding the visible electronic signature to an electronic file.
可視電子署名を電子ファイルに付加する際に、可視電子署名の領域と重なる部分の文字画像データを可視電子署名の上位レイヤに配置することにより文字の視認性の低下を防止する。 - 特許庁 - A protective film 60 covering almost the whole face of a substrate is formed on the upper layer of the opposed-electrode to prevent the deterioration of the element 40 by preventing moisture and oxygen by the protective film 60.
対向電極ｏｐの上層には基板の略全面を覆う保護膜６０が形成されており、この保護膜６０によって水分や酸素の侵入を防いで薄膜発光素子４０の劣化を防止する。 - 特許庁 - Separation of the uppermost card K from subsequent cards is performed by holding both end faces of the card K in between separation rollers 36 and lifting the card on the upper-layer side of a group of cards before a sucking head 31 sucks the card.
吸着ヘッド３１がカードを吸着する前に、捌きコロ３６間でカード群の上層側でカードＫの両端面を挟み込んで持ち上げることにより最上側のカードＫと２枚目以降のカードを捌く。 - 特許庁 - The VCSEL 10 includes: a lower DBR 14 formed on a substrate 12 and including a semiconductor oxidized layer 32 whose constitution element is Al; an active region 16; and an upper DBR 18 worked on a post P.
ＶＣＳＥＬ１０、基板１２上に形成され、Ａｌを構成元素とする半導体被酸化層３２を含む下部ＤＢＲ１４と、活性領域１６と、ポストＰに加工された上部ＤＢＲ１８とを備える。 - 特許庁 - To provide a semiconductor device wherein coverage of an organic resin film in a corner part of an upper face of a Cu electrode layer is made sufficient even if the organic resin film is not especially made thick, and to provide a manufacturing method of the semiconductor device.
有機樹脂膜を特に厚膜化しなくても、Ｃｕ電極層の上面コーナ部における有機樹脂膜のカバレッジを良好とすることができる半導体装置およびその製造方法を提供する。 - 特許庁 - A metal layer 1b is opposite to the upper surface part 10 and the lower surface part 11 of the piezoelectric resistance raw material 1, and the piezoelectric resistance raw material 2 is held between the metal deposited films 1 for electrodes to form three-layered structure.
圧電抵抗素材２の上面部１０及び下面部１１には共に金属層１ｂが対向しており、圧電抵抗素材２が電極用金属蒸着フィルム１に挟まれた３層構造となっている。 - 特許庁 - To provide a method of manufacturing an epitaxial wafer without generating irregularity on an epitaxial layer at a position facing a lift pin even when an output ratio of upper and lower lamps is changed or depositing silicon on the back face of a silicon wafer.
上側及び下側ランプの出力比を変量しても、リフトピンに対向する位置のエピタキシャル層に凹凸を発生させず、シリコンウェーハ裏面にシリコンを堆積させないエピタキシャルウェーハの製造方法を提供する。 - 特許庁 - The sticky body 13 can be used immediately by placing the printed wiring board thereon and fixing the wiring board because the upper surface of the sticky body 13 stuck to the tool body has already formed sticky layer 16.
治具本体に接着された粘着体１３の上面には既に粘着層１６が形成されているため、直ちにその上にプリント配線基板を搭載してこれを固定して使用することが可能となる。 - 特許庁 - In parallel with this, upper layer wiring 21b for a top electrode formed on top of the hard mask film 19 is electrically connected to the top electrode 17 via a plug 22b for a top electrode and the stopper film 18.
これと並行して、ハードマスク膜１９上に設けられた上部電極用上層配線２１ｂを、上部電極用プラグ２２ｂおよびストッパー膜１８を介して上部電極１７に電気的に接続する。 - 特許庁 - In this removing process, a pure water liquid film D is formed on the wafer W in the static state, and the upper layer portion of the resist pattern size shrinking agent B is dissolved by the pure water liquid film D.
この除去工程では、先ずウェハＷを静止した状態でウェハＷ上に純水の液膜Ｄを形成して、純水の液膜Ｄによりレジストパターン寸法縮小剤Ｂの上層部分を溶解する。 - 特許庁 - The multilayer wiring board 7 with a built-in inductor is provided with a spiral inductor 1, a ground conductor layer 2, dielectric layers 5 formed on the upper and lower layers of it and a via hole or a through hole for connection with a circuit pattern.
インダクタ内蔵多層配線板７は、スパイラルインダクタ１と、接地導体層２と、その上層および下層に形成された誘電体層５と、回路パターンと接続するためのビアホールまたはスルーホールとを備えている。 - 特許庁 - The present surface emitting laser is provided at the underside of the upper distributed reflection layer, and air gaps having different gaps in a vertical direction are prepared, thus emitting a laser beam with a different wavelength for each air gap.
本面発光レーザは、上部分布反射層の下側に設けられ、上下方向の間隔が異なるエアギャップを設け、エアギャップごとに異なる波長のレーザ光を出射すること特徴とするものである。 - 特許庁 - To provide a polishing method capable of selectively polishing and removing a silicon oxide film of an upper layer relative to a base silicon nitride film on the peripheral end face of a substrate, and to provide a polishing composition used in the polishing method.
基板の周端面において、下地の窒化シリコン膜に対して上層の酸化シリコン膜を選択的に研磨除去することが可能な研磨方法、およびこの研磨方法に用いる研磨用組成物を提供する。 - 特許庁 - The memory device has a first insulating film 102, a charge storing insulating film 103, and a second insulating film 104 on the semiconductor layer 101; and further has a gate electrode 105 made of polysilicon on an upper surface thereof.
半導体層１０１上には、第一の絶縁膜１０２、電荷蓄積絶縁膜１０３、および第二の絶縁膜１０４を有しており、さらに、その上側に、ポリシリコン等よりなるゲート電極１０５を有する。 - 特許庁 - To provide a method for manufacturing an absorbent body, capable of effectively preventing positional deviation of an upper layer absorbent body in the state of wearing the absorbent article or in manufacturing steps of the absorbent article.
吸収性物品の着用状態において、又は吸収性物品の製造過程において、上層吸収体に位置ずれが発生することを効果的に防止し得る吸収体の製造方法を提供すること。 - 特許庁 - The thin-film acoustic resonator 10 comprises a substrate 11, an acoustic multilayer film 12 successively laminated onto the substrate 11, an adhesive layer 13, a lower electrode 14, a piezoelectric thin film 15, and an upper electrode 16.
薄膜音響共振子１０は、基体１１と、基体１１の上に順に積層された音響多層膜１２、密着層１３、下部電極１４、圧電薄膜１５および上部電極１６を備えている。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
