セルフィーの英語

コーナーリング時のアクセルワークや通常走行時のアクセルフィーリングの向上を図り、またペダル踏力によるエンジン始動時の始動感覚の向上を図ったエンジン付き小型二輪車を提供する。例文帳に追加

To provide a small two-wheeled vehicle with an engine which is improved in accelerating work at cornering, in acceleration feeling at normal traveling and also in starting feeling at engine start by pedaling. - 特許庁

多数のメモリセル（Ｚ０，Ｚ１，・・・）を有し、これらのメモリセルが、それぞれワードライン（ＷＬ）とビットライン（ＢＬ；ＢＬ０，ＢＬ１，・・・）との間のメモリセルフィールドに設けられている。例文帳に追加

This device has many memory cells (Z0, Z1, etc.), and these memory cells are provided respectively in a memory cell field between a word line(WL) and bit lines (BL, BL0, BL1, etc.). - 特許庁

空き面（４）にダミー構成素子（３）が設けられており、該ダミー構成素子は、メモリセルフィールドの隣接する構成素子と同じであるか、または当該構成素子にできるだけ類似し、ダミー構成素子と隣接する構成素子とは共通の繋がった拡散領域（５）に配置されている。例文帳に追加

Provided on a vacant surface 4, a dummy component 3 is identical with a component adjacent to a memory cell field or similar, as possible, to the component, while provided in the connected diffusion regions 5 common to the component adjacent to the dummy component. - 特許庁

多数のビットラインペアを有するメモリセルフィールドから成る半導体メモリアレイのためのプリチャージ回路と等化回路が組み合わせられた回路において、所要スペースが小さく、ビットラインペアにおける各ビットラインを互いに間隔を詰めて案内できるようにする。例文帳に追加

To reduce necessary space and to introduce respective bit lines in a pair of bit lines by means of closing intervals in a circuit, which is obtained by combining a precharge circuit and an equalization circuit for a semiconductor memory array, formed of a memory cell field having a plurality of pairs of bit lines. - 特許庁

判別された領域に応じて、既存セルの位置と大きさを変更し（Ｓ６、Ｓ９、Ｓ１２、Ｓ１４）、挿入セルの位置と大きさを、ドロップ先のセルの残り部分に合わせて変更し（Ｓ７、Ｓ１０、Ｓ１３、Ｓ１５）、新規のセルフィールド図形を生成する（Ｓ１６）。例文帳に追加

According to the discriminated area, the position and the size of the conventional cell is changed (S6, S9, S12 and S14), and the position and the size of an insertion cell is changed corresponding to the remainder of a cell of a dropping destination (S7, S10, S13 and S15) to generate a new cell field graphic (S16). - 特許庁

メモリセルフィールド出力側における送出遅延機構からデータ路へデータを送出する時点を制御するために局所的な出力クロック信号を生成する回路において、伝播時間に起因する欠点を回避し、最適な信号生成時間を達成できるようにする。例文帳に追加

To attain an optimum signal generating time by avoiding defect caused by a propagation time in a circuit generating a local output clock signal for controlling a point of time at which data is sent out from a sending out delay mechanism in an output side of a memory field to a data path. - 特許庁

上記課題は、ワードラインにつき少なくとも１つの第２の増幅器ユニットが第１の増幅器ユニットによってワードラインに駆動されるデコーダ信号を増幅するために設けられており、第２の増幅器ユニットはセルフィールドの内部に配置されており、さらに所属のワードラインに接続されていることによって解決される。例文帳に追加

At least one second amplifier unit per one word line is provided for the purpose of amplifying a decoder signal driven by a first amplifier unit in a word line, the second amplifier unit is arranged in an internal part of a cell field, further, it is connected to a belonging word line. - 特許庁

強誘電メモリ効果を有するメモリセルＭＣ、行線路ＷＬ１…、列線路ＢＬ１…を有しているメモリセルフィールドを備え、メモリセルは１つの列線路と充電線路ＰＬ１との間に介挿され、列線路は出力信号Ｓ２１が取り出される読み出し増幅器２に接続され、充電線路はこれを電位Ｖ１，ＧＮＤに接続するドライバ回路３に接続され、列線路および充電線路は活性または非活性作動モードを有している集積半導体メモリを、障害電圧によりメモリ内容が変更されないようにする。例文帳に追加

To prevent change of memory contents caused by faulty voltage by connecting a column line and a charging line to a connection terminal 22 of a common power feeding potential GND in a non-active operation mode and in a common read-out amplifier or a driver circuit. - 特許庁