プッシュプル論理回路の英語

論理回路用の高速プッシュプル出力段例文帳に追加

HIGH PUSH/PULL OUTPUT STAGE FOR LOGIC CIRCUIT - 特許庁

プッシュプル信号発生器50で生成した基準周波数信号を複数のパラレル信号発生器60にそれぞれ入力し、矩形波信号Ａ1 、Ａ2 及び矩形波信号Ｂをそれぞれの位相同期部70に設けた論理回路で互いに同期したプッシュプルの矩形波信号Ｄ、Ｇに変換して、後段のインバータ回路10に供給する。例文帳に追加

A reference frequency signal, generated by the push-pull signal generator 50, is input into each of the plurality of parallel signal generators 60, and the rectangular wave signals A1 and A2 and the rectangular wave signals B are converted by logic circuits in respective phase synchronizing parts 70, into synchronized push-pull rectangular wave signals D and G, which are supplied to subsequent stage inverter circuits 10. - 特許庁

制御回路は、第１、第２及び第３論理回路（２９，４２，２３）を有し、アルミマスタスライスにより配線経路（５４）が選択されると、ｐＭＯＳ（３９）及びｎＭＯＳ（４０）をオフ状態に保ち、ｎＭＯＳ（２６，２７）によるＮＭＯＳプッシュプル出力動作を可能とする。例文帳に追加

The control circuit has first to third logic circuits (29, 42, and 23), and when an interconnection path (54) is selected by an aluminum master slice, keeps the pMOS (39) and nMOS (40) in an OFF state and allows the nMOS's (26 and 27) to perform the push-pull output operation. - 特許庁