synchronized test machineとは 意味・読み方・使い方

In a combination circuit 11 which is operated by being synchronized with a system clock, for example, the test circuit which makes a state machine as a verification target, in its test mode, the system clock is supplied only in its active period as the clock in a flip-flop circuit 12 which holds a simulation execution result through a clock enabler 132 to become active by a fact that a clock enable signal is set.例文帳に追加

システムクロックに同期して動作する組合せ回路１１、例えばステートマシンを検証対象とするテスト回路において、そのテストモード時には、シミュレーション実行結果を保持するフリップフロップ１２にはそのクロックとして、クロックイネーブル信号がセットされることでアクティブとなるクロックイネーブラ１３２を通してそのアクティブ期間においてのみシステムクロックを供給するようにする。 - 特許庁