例文 (2件) |
2進比較回路の部分一致の例文一覧と使い方
該当件数 : 2件
記憶手段2は、位相比較回路11が出力する位相差信号UP、DNを記憶し、位相の遅れまたは進みの変化に応じてレベルが反転する制御信号PDを生成する。例文帳に追加
The means 2 stores phase difference signals UP and DN outputted by a phase comparator circuit 11 and generates a control signal PD whose level is inverted in accordance with the change of phase delay or advance. - 特許庁
制御ロジック回路2は位相比較信号SPDに基づき、帰還クロックRCLKの入力クロックICLKに対する位相の進み具合を判断し、入力クロックICLKと帰還クロックRCLKとの位相誤差がゼロになるように、VDL1Rの遅延時間DTを制御する。例文帳に追加
On the basis of the phase comparing signal SPD, a control logic circuit 2 judges the advancement of the phase of the feedback clock RCLK relative to the input clock ICLK and controls a delay time DT of the VDL 1R so that the phase error of the input clock ICLK and the feedback clock RCLK can become zero. - 特許庁
例文 (2件) |
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |