例文 (1件) |
Dpckを含む例文一覧と使い方
該当件数 : 1件
By the decoding device 11, till an analog PLL (phase locked loop) circuit 13 is locked, the address information ADD is demodulated from a phase inversion pattern of an ADIP detected on the basis of a 1st clock Dpck to be produced by a digital PLL circuit 12.例文帳に追加
デコード装置11は、アナログPLL回路13がロックするまで、デジタルPLL回路12により生成される第1クロックDpckに基づいて検出したADIPの位相反転パターンからアドレス情報ADD を復調する。 - 特許庁
例文 (1件) |
Copyright © Japan Patent office. All Rights Reserved. |
![]() ログイン |
Weblio会員(無料)になると
![]() |
![]() ログイン |
Weblio会員(無料)になると
![]() |