| 例文 |
cache replacementの部分一致の例文一覧と使い方
該当件数 : 53件
The system and a design structure using read/write bits are provided for deciding accessibility of cache in and for restricting update of the memory directory during block replacement to an area determined to be readable/writable by a multiprocessor.例文帳に追加
キャッシュ・ラインのアクセシビリティを決定するために、そして多重プロセッサにより読み出し可能かつ書き込み可能となるように決定された領域へのブロック置換中の、メモリ・ディレクトリの更新を制限するために、読み書き(R/W)ビットを使用するシステムおよび設計構造が実現される。 - 特許庁
The push proxy is provided with: a content provider registration service provider interface; a channel metadata repository; a content metadata extractor/cache module; a content fragmentation module; a deferred retrieval message storage module; a content expiry/replacement module; a content dependency module: a push scheduler; and an subscription/rule module.例文帳に追加
該プッシュプロキシは、コンテンツプロバイダ登録サービスプロバイダインターフェースと、チャネルメタデータ貯蔵庫と、コンテンツメタデータ抽出器・キャッシュモジュールと、コンテンツ断片化モジュールと、据え置き検索メッセージストアモジュールと、コンテンツ満了・置換モジュールと、コンテンツ依存性モジュールと、プッシュスケジューラと、加入・ルールモジュールとを備える。 - 特許庁
To improve the processing speed of a multi-processor system in which a cache memory is shared by a plurality of processors by eliminating any miss hit (inter-processor competition mistake) to be generated due to the replacement of the copy of a block to be accessed by a certain processor with the copy of a block to be accessed by the other processor.例文帳に追加
複数のプロセッサがキャッシュメモリを共有するマルチプロセッサシステムにおいて、或るプロセッサがアクセス対象にしているブロックの写しが、他のプロセッサがアクセス対象にしているブロックの写しで置き換えられることに起因して発生するミスヒット(プロセッサ間の競合ミス)をなくすことにより、マルチプロセッサシステムの処理速度を向上させる。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|