| 例文 |
parallel decodingの部分一致の例文一覧と使い方
該当件数 : 151件
Each processor core 102 is provided with tile memories 112, 113, 114, 115 for components SS, DS, SD, DD for reversible wavelet transformation, code memories 122, 123, 124 for the components DS, SD, DD, three sets of context models 116, 117, 118 that are operated independently, and FSM coders 119, 120, 121 to conduct parallel coding and decoding.例文帳に追加
各プロセッサコア102は、可逆ウェーブレット変換のSS,DS,SD,DDの各成分のためのタイルメモリ112,113,114,115とDS,SD,DD成分のためのコードメモリ122,123,124、独立して動作する3組のコンテキストモデル116,117,118及びFSMコーダ119,120,121を備え、DS,SD,DDの各成分の符号化、復号化を並列に行う。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|