「Cache」を含む例文一覧(5775)

＜前へ 1 2 .... 103 104 105 106 107 108 109 110 111 .... 115 116 次へ＞
  • A local DNS (domain name system) serve 2a manages a forwarding table 21 provided with a binding cache consisting of a set of a home address and a care of address of the client 1 and an IP (Internet protocol) address of an external local DNS server 2b as a DNS server of an external network.
    ローカルＤＮＳサーバ２ａは、クライアント１のホームアドレス及び気付アドレスの組からなるバインディング・キャッシュと、外部ネットワークのＤＮＳサーバである外部ローカルＤＮＳサーバ２ｂのＩＰアドレスと、を有してなるフォワーディング・テーブル２１を、管理する。 - 特許庁
  • Thus, once settings are made to inhibit the rewriting of the data known to be reread, the possibility of the data being deleted from the inside the cache buffer is precluded and no access to the disk 8 occurs during rereading or writing, resulting in the reduction of a time for reading and writing.
    これにより、再度読み出すことがわかっているデータを書き換え禁止に設定すれば、キャッシュバッファ内から削除されることがないため、再度の読み出し或いは書き込み時にディスク８へのアクセスが発生せず、読み書き時間を短縮できる。 - 特許庁
  • In a system wherein a memory has a hierarchical structure, when detection of the leading address of a main memory is started after occurrence of a cache mistake, an instruction to detect the leading address of the main memory is detected and an arithmetic unit is switched to a first low power mode.
    メモリが階層構造となっているシステムにおいて、キャッシュミスが生じた後、メインメモリの先頭アドレスの検出に入った時に、メインメモリの先頭アドレスを検出する命令を検出して演算器を第１の低電力モードに切り替える。 - 特許庁
  • Inter-processor communication is used as penalty, and the result of the combination of the processor and the task for preventing penalty most is adopted so that it is possible to realize the consistency of the whole system between the data cache and the shared memory while using the most efficient processing procedure.
    プロセッサ間での通信をペナルティとして、最もペナルティを避けたプロセッサとタスクの組合せの結果を採用することで、最も効率の良い処理手順を使いつつ、データキャッシュ−共有メモリ間のシステム全体の整合性をとる。 - 特許庁
  • When a reading instruction to the optical disk 3 is outputted, the information 30 is referred to, and when the cache of the data whose reading is instructed is judged on the basis of the bit map, the cached data are read out from the HDD 4 instead of the optical disk 3.
    光ディスク３への読み出し指示に対してこの情報３０を参照し、ビットマップに基づき読み出し指示されたデータがキャッシュされていると判断したら、光ディスク３の代わりにＨＤＤ４からキャッシュされたデータを読み出す。 - 特許庁
  • Each peer in the network perform only simple operations, may cache all or a part of the streaming media, doesn't collaborate with other peers, may be unreliable, and may drop offline or come online during any given streaming session.
    ネットワーク中の各ピアは、単純な動作だけを実行し、ストリーミングメディアの全部または一部をキャッシュすることができ、他のピアと協働せず、信頼性が低い可能性があり、任意の所与のストリーミングセッション中のオフラインになり、またはオンラインになることがある。 - 特許庁
  • In the case that a video-recording instruction is inputted from the outside during return reproduction, the CPU 8 changes information indicating a video-recording type of contents under return reproduction from information indicating cache recording into information indicating normal recording.
    ＣＰＵ８は、遡り再生中に外部から録画指示が入力された場合、遡り再生中のコンテンツの録画タイプを示す情報を、キャッシュ録画であることを示す情報から通常録画であることを示す情報に変更する。 - 特許庁
  • To deal with the trouble of a multiprocessor system where processors each with a write-back cache memory are connected to a bus, by specifying the processor which issued a write-back in the event of trouble at the time of the write-back, without modifying the architecture of the processor.
    ライトバック方式キャッシュメモリを搭載したプロセッサをバス接続したマルチプロセッサシステムにおいて、プロセッサのアーキテクチャを変更することなく、ライトバック時に障害が発生した際、ライトバックを発行したプロセッサを特定して障害処理を行う。 - 特許庁
  • The cache memory 1 refers to reference history stored on an LRU (Least Recently Used) bit register 52 and controls the threshold voltage of a MOS transistor in which a leakage current control circuit 71 configures a way 20 and a leakage current control circuit 72 configures a way 25, respectively.
    キャッシュメモリ１では、ＬＲＵビットレジスタ５２に格納された参照履歴を参照して、リーク電流制御回路７１がウェイ２０の、リーク電流制御回路７２がウェイ２５のそれぞれを構成するＭＯＳトランジスタの閾値電圧を制御する。 - 特許庁
  • A memory reference set after U-hold development is generated to a loop development number U to be defined as a candidate, whether or not a reference set undergoing cache competition exists in the set is decided (S609), and when it competes, the U is not selected as a development number.
    候補とするループ展開数Ｕに対して、Ｕ倍展開後のメモリ参照集合を生成し、集合内にキャッシュ競合する参照の組があるか否かを判定し（Ｓ６０９）、競合する場合にはＵを展開数として選択しない。 - 特許庁
  • To solve a problem of a conventional video server unit that has deteriorated the utilizing efficiency of a file buffer area because a processing overhead on a video data file of a large capacity is high resulting from file read and write of the conventional video server that is in operation under a disk cache in the unit of small data blocks.
    従来のビデオサーバのファイル読み出しと書き込みは、小データブロック単位のディスクキャッシュの下で動作するため、大容量のビデオデータファイルに対する処理のオーバヘッドが大きく、ファイルバッファ領域の使用効率が低下する。 - 特許庁
  • To obtain a process replacing device capable of allocating a process that should be newly executed to an optimum processor which does not have so many cache errors without lowering the accuracy of replacement processing and the speed of processing time and its replacing method in a multiprocessor system.
    マルチプロセッサシステムで、新たに実行すべきプロセスを、入れ替え処理の精度と処理時間の速度を落とすことなく、キャッシュミスの少ない最適なプロセッサに割り当てることができるプロセスの入れ替え装置および入れ替え方法を提供する。 - 特許庁
  • An archive main unit control device 20 provided with an archive control means 21, a robot control means 22, a file system control means 23, a recording medium 24 for cache, and a file data recording medium 25, is constructed together with an archive main unit 10 in the archive system device.
    アーカイブ管理手段２１、ロボット管理手段２２、ファイルシステム管理手段２３、キャッシュ用記録媒体２４およびファイル情報用記録媒体２５を備えたアーカイブ主装置管理装置２０をアーカイブ主装置１０とともに構築する。 - 特許庁
  • In the bit comparison circuit 6 of a cache memory, all the collectors of the transistors 9 and 11 of comparison circuits 71-7N whose exclusive OR gates are composed of ECL circuits are connected to each other in common and connected to the emitter of the transistor 15 of a coincidence judgement circuit 8.
    キャッシュメモリのビット比較回路６は、ＥＣＬ回路によって排他的論理和が構成された比較回路７_1 〜７_N のトランジスタ９，１１のコレクタがすべて共通接続されて一致判定回路８のトランジスタ１５のエミッタに接続されている。 - 特許庁
  • Since in the execution of a load command, the input of the succeeding command is executed using the data read out from the data memory 6 without waiting the hit detection results of the D-Cache D and the data memory 6, the latency of the loading command can be shortened, resulting in the improvement of the processor.
    ロード命令実行時にはD-Cache４やデータメモリ６のヒット検出結果を待たずに、データメモリ６から読み出したデータを用いて後続の命令を投機実行するため、ロード命令のレイテンシーを短縮でき、プロセッサの性能向上が図れる。 - 特許庁
  • A first profile obtaining section (24) counts execution times of control operation by a cache control section (23) each combination of the process identifying information for the implementation target process of the central processing unit (21) and process identifying information sent from the other processor core.
    第１プロファイル取得部（２４）は、中央処理装置（２１）の実行対象処理の処理識別情報および別のプロセッサコアから送信された処理識別情報の組み合わせ毎に、キャッシュ制御部（２３）による制御動作の実施回数をカウントする。 - 特許庁
  • Furthermore, the information recording and reproducing device is provided with a flash memory drive section that serves as a cache or the like and has a considerably high speed of a transfer rate, and covers non-access time such as starting, loading, time when an optical disk is replaced with other one so as to realize recording and reproducing without any interruption.
    また、キャッシュ等の役割を果たす、転送レートが非常に高速なフラッシュメモリドライブ部を備え、光ディスク入れ替えに伴う起動（ロード）時間などのアクセス不能時間をカバーして、記録再生を途切らせることなく実現する。 - 特許庁
  • When the input high-level language program contains the description specifying processing which is not correlative (not in a convergence operation relation), the complier places the instruction code corresponding to the processing such that instruction code storage positions in a cache memory overlap.
    また、コンパイラは、入力された高級言語プログラムに、相関関係にない（輻輳動作関係にない）処理を指定する記述が含まれている場合には、キャッシュメモリ内の格納位置が重複するように、当該処理に相当する命令コードを配置する。 - 特許庁
  • A bus arbitration management means 211 changes the priority present in a priority storage means 212 on the basis of information outputted by the cache hit rate measurement means 205, 209, and a bus arbitration part 213 performs the bus arbitration according to the priority.
    そしてキャッシュヒット率測定手段205,209によって出力される情報に基づいてバス調停管理手段211は優先順位格納手段212にある優先順位を変更し、その優先順位に従ってバス調停部213がバス調停を行う。 - 特許庁
  • To solve the problems that, in the technique of flushing all at once, store instructions accessing an area inside the same block of a cache, the effect is reduced when the distance of vector store instructions becomes long and there is no effect when the distance becomes a block size or longer.
    キャッシュの同一ブロック内の領域にアクセスするストア命令のフラッシュを一度に行う技術では、ベクトルストア命令のディスタンスが大きくなるとその効果が少なくなり、ディスタンスの大きさがブロックサイズ以上になると効果がない。 - 特許庁
  • Only the super-set directory hosts the system cache data so as to back up the latest pieces of the data accessed by the processor, and the sub-set directory maintains only the removed line and the address including the address of the processor using the data.
    スーパーセット・ディレクトリのみが、プロセッサによってアクセスされたデータの最新の断片をバックアップするようにシステム・キャッシュ・データをホストし、サブセット・ディレクトリは、削除されたラインと、そのデータを使用しているプロセッサのアドレスを含むアドレスのみを維持する。 - 特許庁
  • Then, as for the content of the entry for one sector stored in the cache memory, the writing of the content of the entry of the link list to a hard disk is not performed until the content of the link list related with a writing object file can not be reflected (step S2: No).
    そして、キャッシュメモリに記憶された１セクタ分のエントリの内容では書込対象のファイルに係るリンクリストの内容を反映できなくなるまで（ステップＳ２にてＮｏ）、ハードディスクに対してリンクリストのエントリの内容の書き込みがなされない。 - 特許庁
  • To achieve parallel high-speed processing such that, with respect to a synchronous program and synchronous method for managing parallel processing of a plurality of threads, all threads perform load distribution by making reference and setting in parallel and also reduce cache miss.
    本発明は、複数スレッドの並列処理を管理する同期プログラムおよび同期方法に関し、全スレッドが参照、設定を並列に行って負荷分散すると共にキャッシュミスを低減して並列高速処理を実現することを目的とする。 - 特許庁
  • When the power supply from the outside is resumed while the power supply from the battery is fed, the data of the memory 152 are used as they are, and when the battery is consumed, the cache memory is restored with the data of the memory 153.
    バッテリからの電源が供給されているうちに外部からの電源供給が再開すれば、そのままキャッシュメモリ１５２のデータを使用し、バッテリが消耗していた場合には不揮発性メモリ１５３のデータによってキャッシュメモリを復元する。 - 特許庁
  • These cache of weapons in the rural villages were almost completely eradicated under the Occupation policy by the General Headquarters of the Allied Powers (GHQ) which was carried out after the Empire of Japan accepted the Potsdam Declaration for the Pacific War and the Instrument of Surrender was signed.
    これらの農村の膨大な武器がほぼ完全に消滅するのは、大日本帝国が太平洋戦争においてポツダム宣言を受諾し降伏文書に調印した後の、連合国軍最高司令官総司令部の占領政策による。 - Wikipedia日英京都関連文書対訳コーパス
  • To achieve an information processor for efficiently loading a processing routine corresponding to an interrupt factor to a cache during a time lag since an interrupt signal is generated until a processor calls the processing routine corresponding to the interrupt factor.
    割り込み信号が発生されてからプロセッサが割り込み要因に対応する処理ルーチンをコールするまでのタイムラグ中に割り込み要因に対応する処理ルーチンをキュッシュに効率よくロードすることができる情報処理装置を実現する。 - 特許庁
  • The cache memory device which temporarily stores data stored in a main memory rewrites an effective bit of a flag memory corresponding to the entry line of an invalidation scheduled entry address so as to indicate the invalidation of the entry line of the invalidation scheduled entry address.
    本体メモリに記憶されたデータを一時的に記憶するキャッシュメモリ装置は、無効化予定エントリアドレスのエントリのラインに対応するフラグメモリの有効ビットを、無効化予定エントリアドレスのエントリのラインを無効化する旨を示すように、書き換える。 - 特許庁
  • The first control circuit compares address information of an address register to which address information corresponding to information stored in the cache memory can be set, with address information of the first and the second busses by first and second comparators.
    上記第１制御回路は、上記キャッシュメモリに格納されている情報に対応したアドレス情報のセットが可能にされたアドレスレジスタのアドレス情報と、上記第１と第２バスのアドレス情報とを第１と第２コンパレータでそれぞれ比較する。 - 特許庁
  • Each processor updates its exclusive sector within all of the PCRs via a private protocol or dedicated wireless network, makes all other processors within the cluster network to be able to quickly see the change within the PCR data and bypasses a cache subsystem.
    各プロセッサは、専用プロトコルまたは専用の無線ネットワークを介してすべてのＰＣＲ内のその排他的なセクタを更新し、クラスタ・ネットワーク内の他のすべてのプロセッサがＰＣＲデータ内の変更を即座に見られるようにし、キャッシュ・サブシステムを迂回する。 - 特許庁
  • In such a money processing system, the coin changer 20 receives money information signals sent from the cache register 10 to the external device 30 at midpoint, and gives change based on the money information signals.
    このような金銭処理システムにおいては、キャッシュレジスター１０から外部装置３０に送られる金銭情報の信号を途中部分で受け取り、この金銭情報の信号に基づいて釣銭機２０は釣銭の出金を行うようになっている。 - 特許庁
  • To provide a disk array controller which can perform necessary irreducible initialization by holding cache information, error information, etc., even when firmware is reset by bus resetting, etc., and a resetting method for the disk array controller.
    バスリセット等のファームウェアのリセット処理が発行された場合であっても、キャッシュ情報、エラー情報等を維持して、必要最低限の初期化を行うことのできるディスクアレイ制御装置およびディスクアレイ制御装置のリセット処理方法を提供すること。 - 特許庁
  • To provide the settlement processing method and device capable of performing the settlement using a prepaid card, credit card, a cache card or the like by using a portable radio telephone set and improving its convenience and rapidity.
    携帯無線電話機を用いることによってプリペイドカード、クレジットカードあるいはキャッシュカード等を用いた決済を可能にして、その利便性および迅速化の向上を図った携帯無線電話機を用いた決済処理方法および装置を提供する。 - 特許庁
  • Physical address remapping used to distribute memory access patterns over a plurality of physical memory devices is partially replicated by the compression status bit cache to efficiently integrate allocation and access of the backing storage device data with other user data.
    複数の物理的メモリデバイスにわたりメモリアクセスパターンを分配するのに使用される物理的アドレス再マッピングを圧縮状態ビットキャッシュにより部分的に複製し、バッキング記憶装置データの割り当て及びアクセスを他のユーザデータと効率的に一体化する。 - 特許庁
  • In snoop address filters corresponding to the address areas other than the specific address area, ejection of the cache state information due to access of the specific address area and re-access of the ejected address no longer occurs.
    前記特定アドレス領域以外の別アドレス領域に対応するスヌープフィルタにおいて、前記特定アドレス領域へのアクセスによるキャッシュ状態情報追い出し、前記追い出しによって発生する、追い出された当該アドレスへの再アクセスの発生がなくなる。 - 特許庁
  • The server side proxy 30 and the client side proxy 40 associate reply data with its fingerprint to register it in a fingerprint cache and the server side proxy device 30 further associates and registers a URL concerning request data corresponding to the reply data.
    サーバ側プロキシ３０とクライアント側プロキシ４０はリプライデータとそのフィンガープリントとを対応付けてフィンガープリントキャッシュに登録し、サーバ側プロキシ３０はさらに該リプライデータに対応するリクエストデータに係るＵＲＬを対応付けて登録しておく。 - 特許庁
  • When different fonts are discriminated by a text plotting command and a new font bitmap is added (224) to the font cache (204) or seldom used font bitmap is replaced (228, 230), new font bitmap is created (220).
    テキスト描画コマンドで異なるフォントが識別され、新たなフォント・ビットマップがフォント・キャッシュ（２０４）に加えられる（２２４）か、もしくは、ほとんど利用されていないフォント・ビットマップを置き換える（２２８、２３０）ときに、新たなフォント・ビットマップが生成される（２２０）。 - 特許庁
  • Prior to execution of a job, a section counter cache 36 is checked for existence of a required section counter and if it does not exist, a relevant section counter is copied from the first nonvolatile memory 32 to the second nonvolatile memory 35 and used.
    ジョブの実行に先立ち、必要な部門の部門別カウンタが部門別カウンタキャッシュ３６に存在するか否かを調べ、無いときは該当する部門別カウンタを第１の不揮発メモリ３２から第２の不揮発メモリ３５にコピーして使用する。 - 特許庁
  • To provide a method for eliminating the stall of a pipe line by controlling a thread in a step earlier than a conventional manner by operating operand cache mistake/hit prediction prior to the decision of the read destination memory address of the read instruction of a pipe line in a multi-thread processor.
    マルチスレッドプロセッサにおけるパイプラインのリード命令の読み込み先メモリアドレスの決定前にオペランドキャッシュミス／ヒット予想を行う事で従来よりも早い段階でスレッドの制御を行い、パイプラインのストールを解消する為の方法を提供する。 - 特許庁
  • When a cache control part 28 receives a writing access from a host device, it extends writing data in a data buffer area of a memory, informs the host device of normal completion and then writes the writing data extended in the data buffer area into a storage medium.
    キャッシュ制御部２８は、上位装置から書込アクセスを受けた際に、書込データをメモリのデータバッファ領域に展開して上位装置に正常終了を通知し、その後にデータバッファ領域に展開した書込データを記憶媒体に書込む。 - 特許庁
  • The customer information corresponding to the member code is read from a memory in a cache register 1a, and after the lapse of a specific period since a receipt has been previously issued, the sum of money in the period is accumulated, and the receipt is automatically issued.
    この会員コードに対応する顧客情報をキャッシュレジスタ１ａ内のメモリから読み出し、前回領収書を発行してから特定期間が過ぎていたら、その期間内の金額を累計して自動的に領収書を発行する。 - 特許庁
  • The data transferring means acquires the data from the host computer, writes the acquired data in the storage area, transfers the data written in the storage area to the cache memory, acquires the next data from the host computer and writes the acquired data in the storage area.
    データ転送手段は、ホスト計算機からデータを取得し、取得したデータを記憶領域に書き込み、記憶領域に書き込まれたデータをキャッシュメモリに転送し、ホスト計算機から次のデータを取得し、この取得したデータを記憶領域に書き込む。 - 特許庁
  • A global bus for transferring data among a plurality of controllers belonging to each group is provided, and a serial-global bus for transferring data among controllers of each group provided with the cache memory is provided so as to copy program data among controllers.
    各群に属する複数の制御装置の間でデータを転送するグローバルバスを設け，キャッシュメモリを設けた各群の制御装置の間でデータを転送するシリアル・グローバルバスを設け，プログラムデータを制御装置間でコピーするよう構成する。 - 特許庁
  • When an image as a processing object for evaluation is designated, a CPU 12 decides whether or not another image is temporarily stored in a cache 30 for calculating comparison featured values to be obtained by comparing the image as the processing object with the other image.
    評価を行う処理対象の画像が指定されると、ＣＰＵ１２が処理対象の画像と他の画像との比較により求められる比較特徴量算出のために、他の画像がキャッシュ３０に一時的に記憶されているか否かを判定する。 - 特許庁
  • At the reading of the micro-instruction, a reading data deciding circuit 50 decides which data of the control storage RAM 30 or a cache data area 40b or the main storage device 2 should be selected according to TAG information 100a of a control storage index address 100.
    マイクロ命令読み出し時、読み出しデータ判定回路５０は制御記憶索引アドレス１００のＴＡＧ情報１００ａにより、制御記憶ＲＡＭ３０かキャッシュデータアレイ４０ｂか主記憶装置２のデータのうちどれを選択するか判定する。 - 特許庁
  • When a communication part 501 receives data from the server apparatus; the data are differentially compressed based on the reference data stored in the cache storage 503 in a differential compression part 502, and the differentially compressed data are transferred to the client side apparatus from the communication part 501.
    通信部５０１がサーバー装置からデータを受信すると、差分圧縮部５０２によりキャッシュ保持部５０３の参照データに基づき該データを差分圧縮し、該差分圧縮したデータを通信部５０１からクライアント側装置へ転送する。 - 特許庁
  • Also, a cache memory managing part 143, when receiving a snap shot preparation request from a host unit, returns the completion of the snap shot preparation to the host unit when copying the dirty data of a master disk to the buffer secured by a swap area managing part 146.
    また、ホスト機器からスナップショット作成要求を受けると、キャッシュメモリ管理部１４３は、スワップ領域管理部１４６によって確保されたバッファにマスタディスクのダーティデータをコピーした時点で、当該スナップショット作成の完了をホスト機器に返答する。 - 特許庁
  • In such a case, the original server system and the cache server system are selected so as to minimize an average hop count of a distribution flow by input of, as input information, an NW topology and a generation frequency of distribution requests from each client computer to the contents.
    この際、ＮＷトポロジと各クライアントコンピュータから各コンテンツに対する配信要求の発生頻度を入力情報として入力し、配信フローの平均ホップ長が最小化するよう、オリジナルサーバシステムとキャッシュサーバシステムを選択する。 - 特許庁
  • A cache server 1, if a user makes an acquisition request for the content, acquires the content, for the user, encoded for the user, and also acquires contents encoded for other users and another content encoded for the user.
    キャッシュサーバ１ではユーザからコンテンツの取得要求があった場合に、該当ユーザの該当ユーザ向けに暗号化された該当コンテンツを取得すると共に、他のユーザ向けに暗号化されたコンテンツや、該当ユーザ向けに暗号化された他のコンテンツを取得する。 - 特許庁
  • Thus processing of encoding a graphic image developed to dot data and writing the encoded data into a font cache, and processing of image processing of the encoded data and writing the data into a gradation-processed band data area in the main memory 224 can be simultaneously executed.
    このことにより、ドットデータへ展開されたグラフィック画像を符号化し、フォントキャッシュへの書き込む処理と、その符号化されたデータの画像処理を行い、メインメモリ２２４の階調処理後のバンドデータ領域へ書き込む処理とが並列処理可能となる。 - 特許庁
  • The cache compatible request transmitter 113 of a terminal 110 transmits an image flag, picked-up image data, an image ID, and parameter data to a terminal 120, on the occasion of the image flag=0 (new); and transmits the image flag, the image ID, and the parameter data, on the occasion of the image flag=1 (reuse).
    端末１１０のキャッシュ対応要求送信部１１３は、画像フラグ＝０（新規）の場合、画像フラグ、撮影画像データ、画像ＩＤ、パラメタデータを、画像フラグ＝１（再利用）の場合、画像フラグ、画像ＩＤ、パラメタデータを端末１２０に送信する。 - 特許庁
＜前へ 1 2 .... 103 104 105 106 107 108 109 110 111 .... 115 116 次へ＞

例文データの著作権について