「Cache」を含む例文一覧(5776)
＜前へ 1 2 .... 106 107 108 109 110 111 112 113 114 115 116 次へ＞- Also, a request for releasing a memory of which size is designated form the task 11 is received, and a memory block having the available are of which size is not more than the size designated from the task 11 and adjusted by the cache line size unit of the operating CPU 1 by the operating system 12 is released to the request for releasing a memory.
また、タスク１１からサイズを指定したメモリ解放要求を受け、メモリ解放要求に対し、タスク１１から指定されたサイズを超えずかつオペレーティングシステム１２が動作するＣＰＵ１のキャッシュラインサイズ単位で調整したサイズの使用可能領域を持つメモリブロックを解放する。 - 特許庁 - When the data size of the write data is less than the recording unit size, the drive 106 does not inform the CPU 101 of a success at the point of time (2) of storing the write data in a cache memory 165 (3), but reads and informs the CPU 101 of a success at the point of time when the substrate data reading succeeds (4).
ドライブ１０６は、書き込みデータのデータサイズが記録単位サイズ未満である場合には、キャッシュメモリ１６５に書き込みデータが格納された時点（２）でＣＰＵ１０１に成功を通知せず、下地データの読み出しを行い（３）、それが成功した時点（４）でＣＰＵ１０１に成功を通知する。 - 特許庁 - To provide an image processor and an image processing method by which improvement of security to management information and cache data which occur when an operator uses a browser function and enhancement of privacy protection are suitably performed and memory resources of the processor are efficiently used.
オペレータがブラウザ機能を使用した時に生じる管理情報やキャッシュデータに対するセキュリティ性の向上やプライバシーの保護の強化を好適に行うことができるとともに、装置の記憶資源の効率的な利用をすることができる画像処理装置及び画像処理方法を提供する。 - 特許庁 - The resources include at least one of: (i) allocated portions of communication bandwidths between the processors 102 and one or more input/output devices 110; (ii) allocated portions of space within a shared memory 106 used by the processors 102; and (iii) sets of cache memory lines used by the processors 102.
リソースは、（i）プロセッサ１０２と入出力デバイス１１０との間の通信バンド幅の割り当て分、（ii）プロセッサ１０２によって使用される共有メモリ１０６内のスペースの割り当て分、および（iii）プロセッサ１０２によって使用されるキャッシュメモリラインのセット、のうち少なくとも一つを含む。 - 特許庁 - A communication control section 154 of a streaming processing section 150 calculates a cache residual amount of data in streaming processing on the basis of the data amount from a data acquiring section 151, a storage section 152 and a multimedia processing section 153, judges the presence or absence of a real-time request and controls the power saving mode to be ON or OFF.
ストリーミング処理部１５０の通信制御部１５４は、データ取得部１５１、記憶部１５２及びマルチメディア処理部１５３からのデータ量を基にストリーミング処理時のデータのキャッシュ残量を算出してリアルタイム要求の有無を判定し、パワーセーブモードのオン／オフを制御する。 - 特許庁 - When a transmission processor receiving a transmission mobile communication operation request from a mobile terminal (1) is not a master management source processor (20-n) managing master data (40-n) of subscriber information of the mobile terminal, the transmission processor uses cache data (50-1) generated by copying the master data to perform a mobile communication operation.
或る移動端末(1)からの発信移動通信オペレーション要求を受信する発信用プロセッサが該移動端末の加入者情報のマスタデータ(40_n)を管理するマスタ管理元プロセッサ(20_n)でない場合に、該マスタデータをコピーして作成されたキャッシュデータ(50_1)を使用して移動通信オペレーションを実行する。 - 特許庁 - For example, a cache server 3 mounted on a public transportation facility selects the optimal communication media by determining the possibility of communication for each of communication media, and instructs, on the basis of instructions from the portal server 2, the distribution of the content through the selected communication media to the on-vehicle unit 1 which has made the request.
例えば、公共交通機関に搭載されるキャッシュサーバ３は、通信メディア毎の通信可能性を判断して最適な通信メディアを選択し、ポータルサーバ２からの指示に基づき、選択された通信メディアを介して要求のあった車載機１へ該当コンテンツの配信を指示する。 - 特許庁 - When the data writing request of a file (a) is generated from an application 12g, a client 12 updates a cache 12a, and issues a writing request to the server 2, and the server 2 which receives the writing request performs the file update of a hard disk 3 and the update of the management data of the management table 4.
アプリケーション１２ｇからファイルａのデータ書き込み要求が発生した場合、クライアント１２は、キャッシュ１２ａを更新するとともに、サーバ２に書き込み要求を行い、この書き込み要求を受けたサーバ２は、ハードディスク３のファイル更新と、管理テーブル４の管理データの更新と、を行う。 - 特許庁 - When writing the data stored in an external hard disk device 50 into a recording medium 32, a picture for prohibiting to power-off the on-vehicle hard disk device 30 is displayed on a display device 22, and the data inputted by a bus switch 38 is stored in the write cache memory 34.
外付けハードディスク装置５０に記憶されているデータを記録媒体３２へ書き込む際に、表示装置２２に、車載用ハードディスク装置３０の電源のオフを不許可にする表示を行い、バス切替器３８により入力されたデータがライトキャッシュメモリ３４に格納されるようにする。 - 特許庁 - When the client device 20 issues a graphical event requesting the registered Web page to the server 10, the server 10 simply transmits the ID of the registered Web page to the client device 20 to enable the client device 20 to promptly draw the Web page using the cache data corresponding to the ID.
クライアント装置20からサーバ装置10に対し前記登録Webページを要求する描画イベントが発行された場合、サーバ装置10はその登録WebページのIDをクライアント装置20へ送信するだけで、クライアント装置20はそのIDに対応したキャッシュデータを利用してWebページを直ちに描画できる。 - 特許庁 - A browser 104 for browsing information has a return button 1001 for returning to a preceding page and an unnecessary link return button 1002, and the browser records a page being displayed, as an unnecessary page and erases a cache to display the preceding page when the selection of the unnecessary link return button is recognized.
情報を閲覧するブラウザ１０４には、一つページを戻る、戻るボタン１００１と、不要リンク戻るボタン１００２があり、不要リンク戻るボタンが選択されたことを認識すると、表示していたページは不要なページとして記録して、キャッシュを削除し、一つ前のページを表示する。 - 特許庁 - To provide a MAC address notice system, that allows an MPS (MPOA server; multi-protocol over ATM server) 662 on an output router to select a source MAC address of MAC header information for a MAC address of an MPS node at a preceding hop when the MPS 662 transmits a MPOA Cache Imposition Request packet to an MPC (MPOA Client).
出口ルータ上のＭＰＳ(MPOA Server; Multi-Protocol Over ATM Server) ６６２が自ノードのＭＰＣ６６３にＭＰＯＡ Ｃａｃｈｅ Ｉｍｐｏｓｉｔｉｏｎ Ｒｅｑｕｅｓｔパケットを送信する場合、ＭＡＣヘッダ情報のソースＭＡＣアドレスを前ホップのＭＰＳノードのＭＡＣアドレスにする。 - 特許庁 - A request for capturing a memory of which size is designated from a task 11 is received, and a memory block having an available area of which size is not less than the size designated from the task and adjusted by using the cache line size of an operating CPU 1 as a unit size by an operation system 12 is assigned to the request for capturing a memory.
タスク１１からサイズを指定したメモリ獲得要求を受け、メモリ獲得要求に対し、タスクから指定されたサイズ以上でかつオペレーティングシステム１２が動作するＣＰＵ１のキャッシュラインサイズを単位サイズとして調整した使用可能領域を持つメモリブロックを割り当てる。 - 特許庁 - To provide an encoding device, an encoding method, a decoding device, and a decoding method, which reduce an inter-frame prediction processing time by preparing a cache which records a result of a picture to be referenced in order to perform an operation for differential encoding and by reusing a result of the operation.
差分符号化の演算を行うために参照するピクチャ分の結果を記録するキャッシュを用意し、演算した結果を再利用することによりフレーム間予測処理時間を削減する符号化装置と符号化方法と復号化装置および復号化方法を提供する - 特許庁 - In transfer of a reply data with new contents from a server side proxy 30 to a client side proxy 40, a hash function used in both proxies is decided, and the data, the hash function name, and a fingerprint calculated using the hash function are associated with each other and registered in a fingerprint cache.
サーバ側プロキシ３０からクライアント側プロキシ４０へ新たな内容のリプライデータを転送するにあたって、両プロキシにて用いるハッシュ関数を決定して、該データと該ハッシュ関数名と該ハッシュ関数で算出したフィンガープリントとを対応付けて、フィンガープリント・キャッシュに登録しておく。 - 特許庁 - Further, since each Web terminal 130 precedently HTTP-downloads base differential information before the rewrite of information and caches it in an HTTP content cache 132, a large differential content can be synchronized among the Web terminals in real time when reported from a server.
また、ウェブ端末１３０において、情報が書き換えられるより前に、ベースとなる差分情報を先行的にＨＴＴＰダウンロードし、ＨＴＴＰコンテンツキャッシュ１３４にキャッシュしているため、大きな差分コンテンツをサーバから通知するときに、ウェブ端末間でリアルタイムに同期できる。 - 特許庁 - Meanwhile, when the hit is not made in the buffer 1, whether or not the corresponding data are stored in a cache memory 20, and when the corresponding data are stored, the data are read as load data and the load data read from the memory 20 are also stored in the buffer 1.
一方、ストアバッファでヒットしなかった場合には、キャッシュメモリ２０に該当するデータが格納されているか否かが判定され、該当するデータが格納されていた場合にはそのデータがロードデータとして読み出されるのと共に、このキャッシュメモリ２０から読み出されたロードデータをストアバッファ１に格納する。 - 特許庁 - When the high-priority processing with normal timing (0.5 ms in a) is carried out, a hit rate is increased since the high-priority processing program is already stored in the instruction cache memory, and consequently, an execution time of the high-priority processing is reduced.
その後、正規のタイミング（（ａ）における０．５ｍｓｅｃ）で高優先度処理が実行される場合には、インストラクションキャッシュメモリ（（ｂ）参照）には既に高優先度処理のプログラムが配置されているため、ヒット率は高くなり（（ｃ）参照）、高優先度処理の実行時間は短縮される。 - 特許庁 - When a receiving terminal is positioned on an internal packet network, a TCP destination cache control section 206 of a transmitting terminal 200 (TCP transmission control apparatus) sets, for the internal packet network, TCP transmission control information to be used for a TCP connection established with the receiving terminal.
送信端末２００（ＴＣＰ送信制御装置）のＴＣＰ宛先キャッシュ制御部２０６は、受信端末が内部パケット網に位置する場合に、受信端末との間で確立するＴＣＰコネクションで用いられるＴＣＰ送信制御情報を、内部パケット網向けに設定する。 - 特許庁 - In one embodiment, when the PCI-PCI bus bridge receives a request of data from the input/output adapter, the PCI-PCI bus bridge determines whether the requested data are included in a cache memory in the bridge or not, and, when included, supplies the input/output adapter with the data.
１実施形態では、ＰＣＩ−ＰＣＩバス・ブリッジが、入出力アダプタからデータの要求を受け取ったとき、ＰＣＩ−ＰＣＩバス・ブリッジが、要求されたデータがブリッジ内のキャッシュ・メモリ内に含まれるかを判定し、含まれていれば入出力アダプタに供給する。 - 特許庁 - This system is provided with a data transfer part, having a cache memory together with a system interface having plural first and second directors and a crossbar switch, having an input/output port coupled to such first and second directors higher than first and second director boards and a pair of output/input ports.
複数の第１，第２ディレクタと、第１，第２ディレクタ・ボードのかかる１つの上の第１，第２ディレクタに結合されている入出力ポートと、１対の出入力ポートとを有するクロスバー・スイッチとを有するシステム・インターフェースとキャッシュ・メモリを有するデータ転送部が設けられている。 - 特許庁 - The access server and a gateway device (102) in the network of the connection destination can be connected by PPPoE and a cache table (900) is provide for making the MAC address of the gateway device in the network of the connection destination corresponding to the identification information of the network of the connection destination to reduce packet tunneling processing between both the devices.
アクセスサーバと接続先ネットワークのゲートウエイ装置（102）の間をPPPoEで接続可能にし、両装置間のパケットトンネリング処理を軽減するよう、接続先ネットワークのゲートウエイ装置のMACアドレスと、該接続先ネットワークの識別情報を対応付けるキャッシュテーブル（900）を設ける。 - 特許庁 - An automatic medium replacing type recorder 5 comprises optical discs 10 for cache corresponding to respective optical discs 6, and an optical disc monitoring circuit 9 for reading out video/audio information under control of a control section 2 while monitoring the state of each optical disc 6.
媒体自動交換型記憶装置５には各光ディスク装置６に対応するキャッシュ用光ディスク装置１０を備え、更に、制御部２からの制御により各光ディスク装置６の状態を監視しながら映像音声情報の読み出しを行う光ディスク監視回路９を備えている。 - 特許庁 - When color conversion data of the corresponding lattice point of the object pixel are read out from the storing unit, the color cache unit caches color conversion data for the correspondent lattice point of the object pixel and the color conversion data for lattice point in a predetermined range adjacent to the correspondent lattice point.
キャッシュ部は、対象画素の相当格子点についての色変換データが格納部から読み出された場合には、対象画素の相当格子点についての色変換データと相当格子点に近接する所定の範囲の格子点についての色変換データとをキャッシュする。 - 特許庁 - A customer support device 300 obtains the display object data from the table for display of the cache device 200 when accepting a request of the information provision screen from a customer terminal 600, sets the display object data to data of the information provision screen to provide it to the customer terminal 600.
顧客支援装置３００は、顧客端末６００から情報提供画面の要求を受け付けたとき、キャッシュ装置２００の表示用テーブルから表示対象データを取得し、当該表示対象データを情報提供画面のデータに設定して顧客端末６００に提供する。 - 特許庁 - An outline font expanding device which expands character data in a frame memory 7 has a character management table 4 for generating and managing character data by lookahead of character data of a document to be printed or displayed and refers to the document management table 4 when the character data are expanded to control the access to a font cache 6.
文字データをフレームメモリ７へ展開するアウトラインフォント展開装置において、印刷や表示する文書の文字データを予め先読みして文字データを生成・管理する文字管理テーブル４を有し、文字データ展開時に文書管理テーブル４を参照し、フォントキャッシュ６へのアクセスを制御する。 - 特許庁 - To realize high speed processing by a computer system, that is, the improvement of effective performance by suppressing the generation of sweeping- out (forcing-out) of necessary data from a cache memory, or the generation of any conflict on the main pipe line of a processor even when a pre-fetch instruction is issued with high frequency.
プリフェッチ命令を高い頻度で発行しても、必要なデータのキャッシュメモリからの掃出（追い出し）が発生したり処理装置のメインパイプラインでコンフリクトが発生したりするのを抑止できるようにして、計算機システムによる高速処理つまりは実効性能の向上を実現する。 - 特許庁 - A false ARP sending section 53 refers to: a modification notification, inputted by a registration information reception section 54; and the inquiry result cache section 43, and sends the ARP response packet including a MAC address different from that of the communicating party terminal, to the transmission source terminal.
偽ＡＲＰ送出部５３は、登録情報受付部５４によって入力された変更通知及び問合せ結果キャッシュ部４３を参照して、通信相手端末のＭＡＣアドレスとは異なるＭＡＣアドレスを含むＡＲＰ応答パケットを、発信元端末に対して送出する。 - 特許庁 - Further, in the respective nodes #1 to #7, the bus IF part 200 converts optical signal transferred through the serial signal bus 30 of the optical bus 2 from another node to serial data, and further converts the same to parallel data to be output to the CPU 202, the cache memory 204 or the memory 206.
また、各ノード＃１〜＃７において、バスＩＦ部２００は、他のノードから光バス２のシリアル信号バス３０を介して転送されてきた光学的な信号をシリアル形式のデータに変換し、さらに、パラレル形式のデータに変換して、ＣＰＵ２０２、キャッシュメモリ２０４またはメモリ２０６に対して出力する。 - 特許庁 - A data processing device comprises a data memory 418, and a non-stalling write-back control circuit 425 that, when a write instruction to write data to the data memory ends in a write error due to a cache miss or memory access contention, continues executing subsequent instructions unless they are a memory access instruction.
データメモリ４１８と、該データメモリにデータを書き込む書込命令がキャッシュミス或いはメモリアクセス競合により書き込み失敗となった場合に、メモリアクセス命令ではない限り後続命令を実行し続けるノンストーリングライトバック制御回路４２５と、を備えるように構成する。 - 特許庁 - To provide an information processor having plural clock systems such as an inside clock, L2 cache interface, and outside bus interface only by the distribution system of one system of an inside clock, and for performing frequency conversion control in which the in-and-out frequency rate of each clock system is N: 1 or N: 2 only by a logic circuit.
内部クロック・Ｌ２キャッシュインターフェイス・外部バスインターフェイス等の複数のクロック系統を内部クロック１系統の分配系のみで実装し、各々のクロック系統の内外周波数比がＮ：１またはＮ：２の周波数変換制御を論理回路のみで行なう情報処理装置を提供する。 - 特許庁 - When any one of a host adapter section 60 or a disk adapter section 70 breaks down, a data resurrection means 84 restores the data memorized by the first cache memory means 81from (m+n -2) pieces of the divided data or (m+n -3) pieces of the divided data and the parity data.
ホストアダプタ部６０またはディスクアダプタ部７０のうちいずれか１つが故障した場合は、データ復元手段８４が、（ｍ＋ｎ−２）個の分割データまたは、（ｍ＋ｎ−３）個の分割データおよびパリティデータから、第一のキャッシュ記憶手段８１によって記憶されたデータを復元する。 - 特許庁 - The counted processing time is analyzed, and when the change quantity of the processing time is increased according to increase of the data volume N, the increase of the data volume N is stopped, and the data volume to be extracted from image data and written to the cache memory is fixed to the data volume before the increase of the change quantity.
そして、計時された処理時間を解析し、データ量Ｎの増加に応じて処理時間の変化量が増大した場合、データ量Ｎの増加を停止させ、画像データから抽出してキャッシュメモリに書き込むデータ量を変化量が増大する前のデータ量に固定する。 - 特許庁 - To obtain a time series data storage distribution system, where a load of a distribution device and a load of a network between the distribution device and a cache device are suppressed, while saving a temporary recording area.
従来のキャッシュ装置１３０では、スロット内の各データを、さらに時刻や解像度毎で分けて蓄積したり削除することができず、任意の時間区間でデータを蓄積したり、データの時間間隔、あるいはデータ毎に解像度を変えて、一時記録領域１３６に蓄積できない。 - 特許庁 - When a reading request designating the area address (a) matched with the area address (a) in the entry information is given from the host device 20, a controller 123 operates prefetch from an HDD 11 to a disk cache 121 according to the predicted address (b) in the entry information.
その後、当該エントリ情報中の領域アドレスａに一致する領域アドレスａを指定する読み出し要求がホスト装置２０から与えられた場合、コントローラ１２３は当該エントリ情報中の予測アドレスｂに従ってＨＤＤ１１からディスクキャッシュ１２１へのプリフェッチを行う。 - 特許庁 - In the device, the system and the method for resource management of a large, logically partitioned storage system, the storage resources such as storage capacity, ports and a cache memory, etc. are assigned or removed from the logic partitions based on storage management operation results, I/O statistics and policy defined by a user.
論理パーティションに分割された大規模なストレージシステムのリソース管理のための装置、システム、方法、に於いて、ストレージ容量、ポート、キャッシュメモリ等のストレージリソースは、ストレージ管理操作結果、Ｉ／Ｏ統計、及びユーザが定義したポリシーに基づいて論理パーティションとの間で割り当てられ、或いは戻される。 - 特許庁 - The shared memory 107 in the custom IC 103 only stores data in an I/O device 112, a shared memory address space is mapped to another area or another bank different from a program or work area used by a CPU 101, and an address conversion circuit 201 is provided for converting into an address for cache miss.
カスタムＩＣ１０３内にある共有メモリ１０７はＩ／Ｏデバイス１１２のデータのみを格納し、共有メモリアドレス空間はＣＰＵ１０１が使用するプログラム、ワークエリアとは別のエリアまたは、別バンクにマッピングし、キャッシュミスするアドレスに変換するアドレス変換回路２０１を備える。 - 特許庁 - A semiconductor device comprises a DRAM 30, a cache memory 14 for retaining data of the DRAM 30, a CPU 12 connected with a bus 11, and a DRAM control circuit 16 connected between the bus 11 and DRAM 30 and performs access control to the DRAM 30 according to the access instruction transmitted from the bus 11.
半導体装置は、DRAM３０と、このDRAM３０のデータを保持するためのキャッシュメモリ１４と、バス１１に接続されたCPU１２と、バス１１とDRAM３０との間に接続され、バス１１から送られてくるアクセス指示に従い、DRAM３０に対してアクセス制御を行うDRAM制御回路１６とを備えている。 - 特許庁 - When a bit string extracted from a newly received packet coincides with the past bit string stored in the bit string cache 107, a packet updating part 104 associates the bit string extracted from the newly received packet with the bit string, and uses the parameter stored in the processing parameter storing part 108 to update the packet.
そして、新たに受信したパケット中から抽出したビット列が前記ビット列キャッシュ１０７に保持している過去のビット列と一致した場合、パケット更新部１０４が当該ビット列と関連付けて前記処理パラメータ保持部１０８に格納したパラメータを用いてパケットを更新する。 - 特許庁 - When a write request issued from the host computer 20 according to an application program 21 conforms to prescribed timing, a first redundant code of write data written in a cache memory of the disk array device 10 according to the request is generated by unit of data block (B1, B2).
アプリケーションプログラム２１に従ってホストコンピュータ２０から発行されたライト要求が所定タイミングに合致する場合、当該要求に応じてディスクアレイ装置１０のキャッシュメモリに書き込まれたライトデータの第１の冗長コードをデータブロック単位に生成する（Ｂ１，Ｂ２）。 - 特許庁 - To provide a video processor and a video processing method for reproducing content whose scenario branching corresponding to external information takes place without causing any standby time while preventing the cost of a cache, and to provide an information recording medium for storing a program for making a computer execute the video processing method.
外部情報に応じたシナリオ分岐を行うコンテンツの再生において、キャッシュのコストを抑えつつ、待ち時間なく分岐を行う映像処理装置、映像処理方法、及び、その映像処理方法をコンピュータに実行させるためのプログラム格納した情報記録媒体を提供すること。 - 特許庁 - When such reproduction and display are performed, displayed data in a BMP (bit map data) format of a frame that has been already reproduced and displayed are stored as still picture data for only a plurality of frames located at a returning side in time series from a frame that is actually reproduced and displayed in a cache memory 36.
かかる表示再生が行われた際に、既に表示再生が行われたフレームのＢＭＰ形式の表示データを、現に表示再生されているフレームから時系列的に戻し側に位置する複数のフレーム分だけ静止画データとしてキャッシュメモリ３６に格納する。 - 特許庁 - When an electric wave reaches the base station installed in a mobile communication network 3 from a mobile terminal 1-1, the mobile terminal 1-1 accesses to a server 2 via the mobile communication network 3 and Internet 4, acquires desired browsing information from the server 2, and registers it in a cache memory 6 to display it on a screen.
携帯端末１−１は、携帯端末１−１から移動体通信網３に設けられた基地局へ電波が届く場合、移動体通信網３及びインターネット４を介してサーバ２へアクセスし、サーバ２から所望の閲覧情報を取得し、キャッシュメモリ６に登録して画面表示する。 - 特許庁 - To reduce a capacity of a cache memory in a configuration for performing encoding processing and decoding processing by simultaneously processing image data in parallel by a plurality of arithmetic processing means, in which the configuration applied to the case that video data are encoded and decoded in accordance with the H.264/MPEG-4AVC standard, for example.
本発明は、例えばＨ．２６４／ＭＰＥＧ−４ＡＶＣ規格に従ってビデオデータを符号化、復号化する場合に適用して、複数の演算処理手段で画像データを同時並列的に処理して符号化処理、復号化処理する構成において、キャッシュメモリの容量を低減する。 - 特許庁 - Consequently, the method can decrease the number of accessing to the external memory by receiving the data from the cache memory, which are the frequently executed function and the frequently used data when the application program is objectively executed at the predetermined time at a step 106.
したがって、アプリケーションプログラムが目的とする本来の処理の実行時には（ステップ１０６）、実行頻度の高い関数及び使用頻度の高いデータについては、外部メモリからではなく、キャッシュメモリから供給を受けることができ、外部メモリへのアクセス回数を低減することができる。 - 特許庁 - A part (Write block) which is frequently overwritten and a part (Read block) which is frequently read without being overwritten coexist in a storage area, so that Read-Write frequency information with respect to a specific block address of the disk drive is held by a cache memory a controller managing the RAID group has.
記憶領域には、頻繁に書換えが行われる部分（Writeブロック）と、書換えが行われずに読出しされる機会が多い部分（Readブロック）が存在するため、ＲＡＩＤグループを管理するコントローラが持つキャッシュメモリに、ディスクドライブの特定ブロックアドレスに対するRead-Write頻度情報を保持する。 - 特許庁 - The decompression device 11 is provided with a decompression part 112 which prepares a decompression dictionary as information necessary for decompression from cache data by using the common encoding rule, and when receiving the HTML data compressed by the compression device, decompresses codes in the compressed data by using the decompression dictionary.
展開装置１１は、共通の符号化ルールを用いて、キャッシュデータから展開に必要な情報である展開辞書を作成し、圧縮装置から圧縮されたＨＴＭＬデータを受信した場合、展開辞書を用いて、当該圧縮データ中の符号を展開する展開部１１２を備える。 - 特許庁 - In a job processing system, when a job distribution function 11 of a job distribution server 10 creates an initial load execution telegraphic message 80 and transmits it to an initial load function 21 of a calculation server 20, the initial load function loads invoice data and card information data on a DB server 40 to memory on a cache server 30.
ジョブ振分サーバ１０のジョブ振分機能１１は、初期ロード実行電文８０を作成し、計算サーバ２０の初期ロード機能２１に送信することにより、初期ロード機能は、ＤＢサーバ４０にある請求明細データ、カード情報データをキャッシュサーバ３０上のメモリにロードする。 - 特許庁 - On some conditions, such as control by a CPU 2, by a factor of an instruction set 8 fetched from a cache memory 31, the second priority control function 36 changes the priority data 34 and sets a specific line of the priority data 34 to a low or old level to cause it to be rewritten earliest.
第２の優先度制御機能３６は、キャッシュメモリ３１からフェッチされた命令セット８を要因とする幾つかの条件、たとえばＣＰＵ２の制御により、優先データ３４を変更し、特定のラインの優先データ３４を低くあるいは古くして最も早く書換えられるようにする。 - 特許庁 - In this server-based computing system, by optimizing use of a cache of both a display command and image data of screen data, a data amount of the screen data transmitted to the client device from a server device is reduced to reduce a transmission time of the screen data, so that the display in the client device is sped up without deteriorating the display image quality.
画面データのイメージデータ、表示コマンド両方のキャッシュの利用を最適化することにより、サーバ装置からクライアント装置へ送信する画面データのデータ量を少なくして画面データの送信時間を短縮し、表示画質を低下することなくクライアント装置での表示を高速化する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
