「Cache」を含む例文一覧(5775)
＜前へ 1 2 .... 106 107 108 109 110 111 112 113 114 115 116 次へ＞- When the accelerator device is electrically connected to the host computer and the removable storage device is electrically connected to the accelerator device, the controller caches data transmitted from the host computer to the removable storage device into the cache memory prior to the data being transmitted from the accelerator device to the removable storage device.
アクセラレータ装置がホストコンピュータに電気的に接続され、かつ取り外し可能な記憶装置がアクセラレータ装置に電気的に接続されるとき、コントローラは、ホストコンピュータから取り外し可能な記憶装置に送信されたデータをキャッシュメモリにキャッシュし、その後、データは、アクセラレータ装置から取り外し可能な記憶装置に送信される。 - 特許庁 - In communication with the mobile terminal using a Mobile IP, the router (MAG) performs proxy processing of the Mobile IP, and even if the mobile terminal moves to another link, the controller informs the router of an instruction to transfer binding cache, header compression information, and data addressed to the mobile terminal and stored in a buffer.
Ｍｏｂｉｌｅ ＩＰを利用する移動端末と通信する場合において、ルータ（ＭＡＧ）が、Ｍｏｂｉｌｅ ＩＰの代理処理を行ない、移動端末が他のリンクに移動した場合でも、制御装置がルータに、バインディング・キャッシュ、ヘッダ圧縮情報及び移動端末宛のバッファに溜まったデータを転送するよう指示通知を送信する。 - 特許庁 - The storage area of this memory 23 is divided into a head cache part 24 capable of storing a data amount equivalent to a maximum seek execution time at least and caching data in the head of the streaming data read out of the optical disk 10 and a ring buffer part 25 for buffering data after the head portion in the form of ring.
このメモリ２３の記憶領域は、少なくとも最大シーク実行時間分に相当するデータ量を記憶でき且つ光ディスクク１０から読み出されたストリーミングデータの先頭部分のデータをキャッシュする先頭キャッシュ部２４と、その先頭部分以降のデータをリング状にバッファリングするリングバッファ部２５とに分けられる。 - 特許庁 - Then, when receiving a DNS query request from a DNS client apparatus 10, a query control part 141 obtains the DNS query response corresponding to the received DNS query request from the DNS query responses cached in the cache DB 131, and transmits it to the DNS client apparatus 10 which is the transmission origin of the DNS query request.
そして、クエリ制御部１４１が、ＤＮＳクライアント装置１０からＤＮＳクエリ要求を受信した場合に、受信したＤＮＳクエリ要求に対応するＤＮＳクエリ応答をキャッシュＤＢ１３１にキャッシュされたＤＮＳクエリ応答の中から取得してＤＮＳクエリ要求の送信元であるＤＮＳクライアント装置１０に送信する。 - 特許庁 - When a CPU 2 which incorporates a cache 5 and a prefetch control section 6, an IC 8 for control and a ROM 4 in which a control program 3 to be executed by the CPU 2 are connected to a common bus 9, a bus bridge 10 and a multiplexer 13 permit access to the ROM 4 only when a prefetch signal is active.
共通バス９に対して、キャッシュ５及びプリフェッチ制御部６を内蔵するＣＰＵ２と、制御用ＩＣ８と、ＣＰＵ２によって実行される制御プログラム３が記憶されるＲＯＭ４とが接続されている場合に、バスブリッジ１０及びマルチプレクサ１３は、ＲＯＭ４に対するアクセスをプリフェッチ信号がアクティブである場合にのみ許可する。 - 特許庁 - A WWW proxy server 103 requires the page data met to a condition set by a proxy manager to a WWW server 101 when brought into the condition set by the proxy manager, even when transfer of the page data is not required from the WWW client 102, and the obtained page data is stored in a cache part 108.
ＷＷＷプロキシーサーバ１０３は、ＷＷＷクライアント１０２からのページデータの転送要求がなくても、プロキシー管理者が予め設定した条件になると、プロキシー管理者が設定した条件に合うアドレスのページデータをＷＷＷサーバ１０１に要求し、取得されたページデータをキャッシュ部１０８に保管する。 - 特許庁 - In this case, it is determined whether caches are not occupied by specific devices, whether caches are required to be written back to main memories because of a rewrite during the existence, and whether the main memory as write back destinations are busy, to select a victim cache from caches requiring the shortest time for processing and being least used recently, whereby efficiency is achieved.
その際、特定の機器で占有されていないキャッシュか否か、キャッシュ存在中に書き換えられたために主メモリに書き戻す必要があるか否か、書き戻し先の主メモリがビジーであるか否かを判定して最も処理に要する時間が短くかつ最近最も使用されていないキャッシュの中から、ビクティムキャッシュを選んで効率化を図る。 - 特許庁 - In a cache memory, when column address signals CA0-CAn specifying a defective column of a tag memory 1 are inputted, a control circuit 5 non-activates the tag memory 1, while controls a switching circuit 4, and couples a spare data input/output terminal SDQ2 of a data memory to a data bus DB1 between the tag memory 1 and a logic circuit 3.
キャッシュメモリにおいて、制御回路５は、タグメモリ１の不良列を指定する列アドレス信号ＣＡ０〜ＣＡｎが入力された場合は、たとえばタグメモリ１を非活性化させるとともに切換回路４を制御して、データメモリのスペアデータ入出力端子ＳＤＱ２をタグメモリ１とロジック回路３の間のデータバスＤＢ１に結合させる。 - 特許庁 - The EJB server 3 comprises a DB updating section 33 for updating the master data in response to a data updating request to the database server 1 when one of the web servers 5 receives the data updating request from a user terminal 9, and a synchronous processing section 32 for updating the copy data memorized in the cache memory 55 of the web server 5 so as to coincide with the updated master data.
ＥＪＢサーバ３は、それぞれ、Ｗｅｂサーバ５の一つがユーザ端末装置９からデータ更新要求を受け付けると、データベースサーバ１にデータ更新要求に応じてマスタデータを更新させるＤＢ更新部３３と、Ｗｅｂサーバ５のキャッシュメモリ５５に記憶されているコピーデータを、更新後のマスタデータと一致するように更新させる同期処理部３２と、を備える。 - 特許庁 - Furthermore, upon receiving the responses, the content server S selects the one with the smallest load difference among the responding servers as a switch destination, calculates a post-switch load on itself using the load difference included in the connection switch request, determines its connectivity, and notifies the switch destination to the cache server A which transmitted the connection destination switch request.
そして、コンテンツサーバＳは、応答を受信した場合に、応答したサーバの中から負荷差分が最も小さいサーバを切り替え先とし、接続切り替え要求に含まれる負荷差分を用いて切り替え発生後の自身に対する負荷を計算して接続可否を判定し、接続先切り替え要求を送信したキャッシュサーバＡに対して、切り替え先を通知する。 - 特許庁 - For example, when a data accumulation amount of the cache exceeds a predetermined threshold as a result of accepting a write request from the host device while executing copy processing with a plurality of sessions, the number of currently established sessions is changed to one, and the capacity of the storage area secured for copy processing is changed to that for one session.
例えば、複数のセッションでコピー処理を実行しているときに、ホスト装置から書き込み要求を受け付けた結果、キャッシュにおけるデータ蓄積量が予め設定されている所定の閾値以上になった場合に、現に確立されているセッションの数を１に変更して、コピー処理用に確保している記憶領域の容量を１セッション分に変更する。 - 特許庁 - The way selecting circuit 26 selects the way accessed on the basis of an access address and the way replaced in cache error in a state of being fixed to the k-th way (1≤k≤N, k is integer) in the locking period, and selects the replaced way from the first - N-th ways excluding the k-th way in a period excluding the locking period.
ウェイ選択回路２６は、ロック期間では、アクセスアドレスに基づいてアクセスされるウェイとキャッシュミスが発生したときにリプレースされるウェイとを第ｋ（１≦ｋ≦Ｎ、ｋは整数）のウェイに固定して選択し、ロック期間以外の期間では、リプレースされるウェイを、第ｋのウェイを除く第１〜第Ｎのウェイの中から、いずれかのウェイを選択する。 - 特許庁 - A memory map generation part 106 generates memory map information to change the arrangement of objects so that the objects whose access is performed at the same time is prevented from being arranged on the same line of the cache memory 105 based on trace information obtained by tracing the instruction or data accessed by the processor 103 or the access log to the memory 104 of the processor 103.
メモリマップ生成部１０６は、プロセッサ１０３によりアクセスされた命令またはデータをトレースしたトレース情報とプロセッサ１０３のメモリ１０４へのアクセスログとに基づいて、同時にアクセスが発生するオブジェクトをキャッシュメモリ１０５の同一ライン上に配置しないようにオブジェクトの配置を変更するメモリマップ情報を生成する。 - 特許庁 - A data update processing control device includes a data cache 1000 which reads perpetuating data 1100 to generate a data instance 1010, receives a processing request from a data processing request program 1090 to the perpetuating data 1100, holds date and time information for perpetuating a content of processing and the processing, and reflects processing to the perpetuating data 1100 at the perpetuating date and time.
永続化データ１１００を読み込んでデータインスタンス１０１０を生成し、永続化データ１１００に対するデータ処理要求プログラム１０９０からの処理要求を受けて、処理の内容と処理を永続化する日時情報を保持すると共に、永続化する日時に、永続化データ１１００に対して処理を反映させるデータキャッシュ１０００を備える。 - 特許庁 - Then, the data collection management device selects the information transmission device T1 whose transmission period Cij with a period determination count value of N=2 or more is first detected from the estimation processing, and stores the device ID of the information transmission device T1 and the ID of the database DB 1 corresponding to the information transmission device T1 in a cache storage part 26.
そして、この推定処理により周期判定カウント値Ｎ＝２以上となる送信周期Ｃijが最初に検出された情報送信装置Ｔ１を選択し、この情報送信装置Ｔ１の装置ＩＤと当該情報送信装置Ｔ１に対応するデータベースＤＢ１のＩＤをキャッシュ格納部２６に格納するようにしたものである。 - 特許庁 - Based on the acquired other system state information and own system state information which is decided by a battery and a nonvolatile memory of the first control module and indicates the data saving possibility of the cache memory of the first control module, the CPU of the first control module determines whether the disk array apparatus should be set in a write-back state or a write-through state.
第１の制御モジュールのＣＰＵが、第１の制御モジュールのバッテリ及び不揮発性メモリによる、第１の制御モジュールのキャッシュメモリについてのデータ退避可否を示す自系状態情報と、取得した他系状態情報とに基づいて、ディスクアレイ装置をライトバック状態とするか又はライトスルー状態とするかを決定する。 - 特許庁 - A processor executing a processing for supplying the desired information substance to a client if the previous accumulation of the cache of the desired information substance in the data disk is detected based on meta information of the meta information table with a processing with is executed in the past when a retrieval request is given from a client 2 is installed.
また、クライアント２からの検索要求があったとき、過去に行った処理により上記データディスクに所望の上記情報実体のキャッシュが既に蓄積されていることを上記メタ情報テーブルの上記メタ情報に基づいて検出したときは、上記クライアントに上記所望の情報実体を提供する処理などを行うプロセッサを備える。 - 特許庁 - To improve the processing speed of a multi-processor system in which a cache memory is shared by a plurality of processors by eliminating any miss hit (inter-processor competition mistake) to be generated due to the replacement of the copy of a block to be accessed by a certain processor with the copy of a block to be accessed by the other processor.
複数のプロセッサがキャッシュメモリを共有するマルチプロセッサシステムにおいて、或るプロセッサがアクセス対象にしているブロックの写しが、他のプロセッサがアクセス対象にしているブロックの写しで置き換えられることに起因して発生するミスヒット（プロセッサ間の競合ミス）をなくすことにより、マルチプロセッサシステムの処理速度を向上させる。 - 特許庁 - Since much disk data that is the subject of a write request is first read, upon a subsequent write request the drive controller determines whether the starting and ending blocks are in cache and if so, writes new data to those blocks, calculates a full ECC for them, and then calculates ECC for intervening blocks and writes new data to the intervening blocks.
書き込み要求の対象のディスク・データの多くは先ず読まれるので、次の書き込み要請のときドライブコントローラは、キャッシュに開始・終了ブロックが存在するか判定し、もしそうであれば、それらのブロックに新データを書き込み、それらについて全ECCを計算し、ついで、中間のブロックについてECC を計算し、該中間ブロックに新データを書き込む。 - 特許庁 - Further, in the best mode, supply of a clock to a data output circuit 40 is started after the number of clocks corresponding to cache latency set after receiving a read-command in a read-state after receiving a read- command, and after output of read-out data from a data output circuit 40 is started, stopped after the number of clocks corresponding to set burst length.
更に、最良の形態においては、データ出力回路へのクロックの供給を、リードコマンド受信後のリード状態において、リードコマンドを受領してから、設定されたキャスレイテンシに対応するクロック数後に開始し、前記データ出力回路からの読み出しデータの出力が開始した後、設定されたバーストレングスに対応するクロック数後に停止する。 - 特許庁 - A 1st instruction is fetched from a memory and it is judged whether its PS matches with one of entries of a tag PC cache (S502, 504).
本発明の方法によれば、フェッチユニットによりフェッチされた命令がキャッシュされた命令タグに一致するかどうかが判断され、一致する場合は、キャッシュされた命令タグに対応する演算コードと関連命令が適切な関数ユニットに直接注入されることにより、コンピュータシステムにおける発行命令バスにより転送される発行命令数が低減される。 - 特許庁 - A first means to save storage information of a RAM built-in the microcomputer in a cache memory 21 based on command issuance from a host system 26, a second means to develop a program stored in an external program memory of the microcomputer in the RAM and a third means to execute the developed program are formed by the microcomputer 23.
ホストシステム（２６）からのコマンド発行に基づいて、マイクロコンピュータに内蔵されたＲＡＭの記憶情報をキャッシュメモリ（２１）に待避する第１手段と、マイクロコンピュータの外部のプログラムメモリに記憶されているプログラムを上記ＲＡＭに展開する第２手段と、展開されたプログラムを実行する第３手段とをマイクロコンピュータ（２３）によって形成する。 - 特許庁 - When writing data, the storage controller SC generates an protection code 604 which can specify an address of a writing destination page, splits data on the cache memory CM managed in first data length so that the written data and the protection code 604 are combined to become the second data length, and writes it in the flash memory chip MEM in a second data length unit.
ストレージコントローラＳＣは、データ書き込み時に、書き込み先ページのアドレスを特定可能な保護コード６０４を生成し、書き込みデータと保護コード６０４とを合わせて第二のデータ長となるように第一のデータ長単位で管理されているキャッシュメモリＣＭ上のデータを分割し、第二のデータ長単位でフラッシュメモリ・チップＭＥＭに書き込む。 - 特許庁 - When a request is sent from a client terminal 20, a dynamic page generation program 101c of a web server 101 synthesizes a web page corresponding to a prescribed protocol type by successively extracting correspondent components from a memory 102a of a cache server 102 by a remote procedure call on the basis of the information of a user profile database 101a.
クライアント端末２０からリクエストが送られると、ウェブサーバ１０１の動的ページ生成プログラム１０１ｃが、ユーザプロファイルデータベース１０１ａの情報に基づいて、リモートプロシージャコールによりキャッシュサーバ１０２のメモリ１０２ａから対応するページ構成要素を順番に取り出して所定のプロトタイプに即したウェブページを合成していく。 - 特許庁 - A LAB designated by a command for disk access and issued from a host computer and a command issue interval are collected as log data, file relation information of a command sequence to access a series of data such as dynamic image data and still image data is generated from the log data and this file relating information is used for disk data advance-read processing (disk cache).
ホストコンピュータより発行されたディスクアクセスのためのコマンドが指定するＬＢＡおよびコマンド発行間隔をログデータとして収集し、このログデータから、動画データや静止画データ等の一連のデータをアクセスするためのコマンド列のファイル関連性情報を生成し、このファイル連続性情報をディスクデータの先読み処理（ディスクキャッシュ）に利用する。 - 特許庁 - An address chain information storage section 130 of this driver is provided with an address chain information table storing time serial sequence of address information at recording of information and the driver conducts cache processing when a data amount in a buffer 120 is a threshold value or below in the case of reproduction according to the time series sequence stored in the address chain information table.
アドレス連鎖情報記憶部１３０には、情報の記録時のアドレス情報の時系列順序を記憶するアドレス連鎖情報テーブルが設けられ、再生時にバッファ１２０内のデータ量がしきい値以下の場合には、キャッシュ処理を行うが、そのキャッシュ処理の際に、上記アドレス連鎖情報テーブルに記憶された時系列順序に従いキャッシュを行う。 - 特許庁 - When the CPU detects the consumed current of all the circuits by A/D converting (step A2-A4) to check the charging state of the battery used as a power supply, the command cache is disabled (step A1) so that the flash ROM storing the control program is prevented from entering a standby mode as much as possible.
ＣＰＵが、動作用電源として用いられる電池に対する充電状態を判定するため、回路全体の消費電流値をＡ／Ｄ変換して検出する場合は（ステップＡ２〜Ａ４）、命令キャッシュをディスエーブル状態にすることで（ステップＡ１）、制御プログラムが記憶されているフラッシュＲＯＭを極力スタンバイモードに移行させない状態で行うようにする。 - 特許庁 - To provide a disk array device capable of using a memory area other than one in which failure has occurred in a failed I/O process controller and minimizing the influence of performance degradation, without taking over all I/O processes to an I/O controller of the other system, when a part of a cache memory is failed.
キャッシュメモリの一部に障害が発生した場合に、Ｉ／Ｏ処理を全て他系のＩ／Ｏ処理コントローラへ引き継ぐことなく、障害が発生したＩ／Ｏ処理コントローラの障害が発生したメモリ領域以外のメモリ領域を活用するとともに、性能劣化の影響を極小化させることが可能なディスクアレイ装置を提供する。 - 特許庁 - A user device 21 has a processing program 22 having a web browser function and a look-ahead function to execute the whole processing, look-ahead status information 23 to be a data storage part for recording a look-ahead reservation state and a look-ahead local cache 24 to be a data storage part for storing web page information looked ahead.
ユーザ装置２１は、ＷＥＢブラウザの機能を持ちさらに先読み予約機能を持って全体の処理を行う処理プログラム２２と、先読み予約状況を記録するデータ記憶部としての先読みステータス情報２３と、先読みされたＷＥＢページの情報を格納するデータ記憶部としての先読み用ローカルキャッシュ２４とを有する。 - 特許庁 - The quick starting apparatus includes a monitoring apparatus that monitors access from the cache memory to the main storage and acquires access time from power-on to an access operation and an address of the main storage to be accessed at the first system boot, and a table storage that stores the access time and address acquired by the monitoring apparatus as table data.
起動高速化装置は、１回目のシステム起動時に、キャッシュメモリから主記憶装置へのアクセスを監視して、電源投入からアクセスが行われるまでのアクセス時間とアクセス先の主記憶装置のアドレスを取得する監視装置と、監視装置により取得されたアクセス時間とアドレスをテーブルデータとして記憶するテーブル記憶装置とを備える。 - 特許庁 - In a processor 101 on the side assuring a store sequence, when store access 127 started after a store sequence assurance request 133 is reflected in a shared memory 120, a sequence assurance flag 136 is set, and when store access 125 before the request 133 is reflected in the memory 120 or in the cache 124 of another processor 102, it is reset.
ストア順序を保証する側のプロセッサ１０１において、ストア順序保証リクエスト１３３以降に開始したストアアクセス１２７が共有メモリ１２０に反映されると順序保証フラグ１３６がセットされ、該リクエスト１３３以前のストアアクセス１２５が共有メモリ１２０および他プロセッサ１０２のキャッシュ１２４に反映されるとリセットされる。 - 特許庁 - When an optical disk is inserted, a controller reads a directory/ file management area, obtains the size of the directory/file management information from the head address and end address, secures a cache area (X) dedicated to the directory/file management information on a buffer memory corresponding to the size and stores and preserves all the directory/file management information read from the optical disk.
コントローラは、光ディスクが挿入されたとき、ディレクトリ／ファイル管理領域を読んでその先頭アドレスと最終アドレスとからディレクトリ／ファイル管理情報のサイズを求め、そのサイズに応じてバッファメモリ上にディレクトリ／ファイル管理情報専用キャッシュ領域（Ｘ）を確保し、光ディスクから読み出したディレクトリ／ファイル管理情報を全て記憶して保存する。 - 特許庁 - The control part determines whether write data have already been written to the disk array system about a storage area subject to writing designated by a write command received from the computer, and if no write data have been written about the storage area subject to writing, receives write data according to the write command to store the write data in the cache memory.
制御部は、計算機から受信したライトコマンドで指定されるライト対象の記憶領域について、既にライトデータがディスクアレイシステムに書き込まれているか否かを判断し、ライト対象の記憶領域についてライトデータが未だ書き込まれていない場合に、前記ライトコマンドに従ってライトデータを受信して、ライトデータをキャッシュメモリに格納する。 - 特許庁 - As an output signal of the column switch is amplified by the sense amplifier, coincidence/noncoincidence of tag information and an address is judged in accordance with it, a bit signal is generated, XOR operation for each bit of coincidence judgment is performed for a read-out signal of small amplitude on a bit line, operation speed is increased, and an access time of a cache memory is shortened.
センスアンプによってカラムスイッチの出力信号が増幅され、それに応じてタグ情報とアドレスの一致／不一致が判断され、ヒット信号が生成されるので、一致判断のビット毎ＸＯＲ演算はビット線上の小振幅の読み出し信号に対して行われ、演算の高速化を実現でき、キャッシュメモリのアクセス時間を短縮できる。 - 特許庁 - Prior to data processing using a flash memory 203 as a cache based on a command, partial or entire data of a second data block based on a long sector defined on the hard disk 204 side including the start end and terminal addresses of a first data block based on a host definition sector is read from the hard disk and written into the flash memory 203.
コマンドに基づいてフラッシュメモリ２０３をキャッシュとして使用したデータ処理を行うに先立ち、ホスト定義セクタをベースとする第１のデータブロックの始端及び終端アドレス囲む、ハードディスク２０４側で定義されているロングセクタをベースとする第２のデータブロックの一部若しくは全体のデータを前記ハードディスクから読出しフラッシュメモリ２０３に書き込むようにした。 - 特許庁 - A NAS 200 configured to communicate with an online storage 300 includes: a cache management unit 212 for caching a file to be uploaded to the online storage 300; and a control unit 214 for performing control so as to hold upload of the file until a predetermined holding time is passed from the caching of the file, even when the file is to be updated.
オンラインストレージ３００と通信可能に構成されたＮＡＳ２００は、オンラインストレージ３００へアップロードすべきファイルをキャッシュするキャッシュ管理部２１２と、ファイルがキャッシュされてから所定の保留時間が経過するまでは、当該ファイルが更新される場合であっても、当該ファイルのアップロードを保留するよう制御する制御部２１４と、を有する。 - 特許庁 - The method predicts a motion vector of a macro block 45 decoded next to a macro block 44 decoded at present by utilizing a differential vector 54 between decoded motion vectors 51, 52, predicts a region pointed out by a predicted vector 53 as a next reference region 48, and stores pixel data in a region greater than the next reference region 48 to a data cache.
現在復号されるマクロブロック４４の次に復号されるマクロブロック４５の動きベクトルを、復号された動きベクトル５１，５２の差分ベクトル５４を利用して予測し、予測ベクトル５３が指し示す領域を次参照領域４８として予測し、次参照領域４８より大きい領域の画素データをデータキャッシュに格納する。 - 特許庁 - The first and third memory modules and the second and fourth memory modules are respectively allowed to make pairs, and when failure is caused in one of the first to fourth memory modules, the directory module group writes first write data in the memory modules making a pair among the residual memory modules, and sets cache management areas in the two memory modules among the residual memory modules.
第１及び第３のメモリモジュールと第２及び第４のメモリモジュールは互いにペアを組んでおり、第１乃至第４のメモリモジュールのいずれ一つに故障が発生すると、ディレクタモジュール群は残りのメモリモジュールのうちペアを組んでいるメモリモジュールにファストライトデータを書き込み、さらに、残りのメモリモジュールのうち二つのメモリモジュールにキャッシュ管理領域を設定する。 - 特許庁 - A RAM controller 5 allows an instruction RAM 2 to pre-fetch an instruction from an external instruction ROM in the unit of banks so that the instruction RAM 2 acts like a cache memory for the external instruction ROM as its control and also allows a CPU 3 and a hardware section 1 to share parts of banks of the instruction RAM 2 in time division as its control.
ＲＡＭコントローラ５が、外部インストラクションＲＯＭからインストラクションＲＡＭ２にインストラクションをバンク単位でプリフェッチさせてインストラクションＲＡＭ２を外部インストラクションＲＯＭのキャッシュメモリとして動作させる制御を行い、且つ、インストラクションＲＡＭ２の１部バンクをＣＰＵ３およびハードウェア部１に時分割共有させる制御を行う。 - 特許庁 - The disk array controller includes a data pattern identifying logic unit 30 for identifying a write data pattern from the host computer and read data patterns, from the cache memory and the disk unit, a command generator 31 for commanding, based on the data pattern identified by the data pattern identifying logic unit 30, and a command analyzer 32 for analyzing the command, to generate an original data pattern.
ホストコンピュータからの書き込みデータのパターン、およびキャッシュメモリ部とディスク装置からの読み出しデータのパターンを識別するデータパターン識別論理部３０と、データパターン識別論理部３０により識別されたデータパターンに基づいてコマンド化するコマンド生成部３１と、コマンドを解析し、元のデータパターンを生成するコマンド解析部３２とを備えた。 - 特許庁 - This memory controller is constituted so that whether a band development error is generated or not is discriminated while variably setting a coefficient value to be multiplied when development processing time of each band is calculated based on free capacity of a cache 103 of a CPU 102 or page structure of outputted data, and the band development processing is switched based on a discrimination result of the band development error.
各バンドの展開処理時間算定時に乗ずるべき係数値をＣＰＵ１０２のキャッシュ１０３の空き容量または出力データのページ構成に基づいて可変設定しながらバンド展開エラーが発生するかどうかを判別し、該判別結果に基づいてバンド展開処理を切替え制御する構成を特徴とする。 - 特許庁 - To provide a storage system, capable of reducing, in cache control for improving the apparent performance of the storage system from a host computer in response to increase in capacity of a storage medium such as a magnetic disk, the capacity of a battery for battery backup which is set for failures such as power supply interruption without deteriorating the apparent performance from the host computer.
ストレージシステムにおいて、磁気ディスク等の記憶媒体の増加に対応してホストコンピュータからの見かけ上の性能を改善するためのキャッシュ制御に関して、電源断などの障害に備えて設置されるバッテリーバックアップ用のバッテリーの容量を、ホストコンピュータからの見かけの性能を落とすことなく削減することができるストレージシステムを提供すること。 - 特許庁 - An index table 35 of a cache device in this data storage distribution system stores time information, attribute information or a resolution or the like for each of data, and a priority setting means 32 decides priority of data received from a distribution device 10 depending on the time information, a frame rate or the resolution or the like and a storage delete means 33 stores the data in response to this priority.
キャッシュ装置３０において、各データ毎にその時刻情報、属性情報または解像度などをインデックステーブル３５に保持し、優先度設定手段３２が、時刻情報、フレームレートまたは解像度などによって、配信装置１０から受信したデータの優先度を決定し、蓄積削除手段３３がこの優先度に応じてデータの蓄積を行う。 - 特許庁 - Data in files and a file management table are stored in a specific area in a storage device 4 in dependence on an application 11, and the data stored in the specific area in the storage device 4 are accumulated in a cache 3 managed by a device driver 2, so that even if a caching method provided by a file system is insufficient, file access is efficient.
アプリケーション１１に応じて、ファイルおよびファイル管理テーブルのデータを記憶装置４内の特定の領域に格納し、記憶装置４内の特定の領域に格納したデータをデバイスドライバ２が管理するキャッシュ３に蓄積し、ファイルシステムが提供するキャッシュ方式が不十分な場合でも、ファイルアクセスを効率的に行う。 - 特許庁 - When the shape data of a character is retreated from the font cache buffer 13 to the intermediate code buffer 15, it is simply required to specify an intermediate code referring to that shape data among the reference information of the shape data of that character and to modify the reference information of that intermediate code owing to the cross reference, resulting in a high speed simple processing.
この相互参照により、例えばフォントキャッシュバッファ１３から中間コードバッファ１５へ文字の形状データを待避させる場合に、その文字の形状データの参照情報からその形状データを参照している中間コードを特定し、その中間コードの参照情報を変更すればよく、簡単かつ高速な処理が可能である。 - 特許庁 - When the storage device is powered off during rebuild processing and then powered on again, on the basis of the progress information of rebuild processing managed by the progress management section, the rebuild execution control section 13 calculates an address preceding for the capacity of the write cache from an address of rebuilt data written most recently, and resumes rebuild processing from the calculated address.
リビルド処理中に電源断となった後電源が再投入された場合、リビルド実行制御部１３は、進捗管理部で管理されるリビルド処理の進捗情報に基づいて、最後に書き込んだリビルドされたデータのアドレスからライトキャッシュの容量相当分前のアドレスを算出し、当該算出したアドレスからリビルド処理を再開する。 - 特許庁 - When a user uses a data input device (which is not illustrated) from the outside to add/delete rules of access information, the user I/F part 38 detects a setting change of inputted access information, evaluates access information stored on an access list 36 and changes history information stored in a cache memory 37 on the basis of said evaluation.
ユーザＩ／Ｆ部３８は、ユーザが外部からデータ入力装置（図示せず）を用いて、アクセス情報のルールの追加／削除を行うと、入力するアクセス情報の設定変更を検知して、アクセスリスト３６が記憶するアクセス情報の評価を行い、この評価に基づいて、キャッシュメモリ３７に記憶されている履歴情報の変更を行う。 - 特許庁 - When the same drawing instruction as a drawing instruction acquired from an XML document is not registered, drawing data containing the drawing instruction and a management number is transferred from an XML purse part 220 to a rendering part 230 through a control part 210 and subjected to rendering, and the drawing instruction and the management number are registered in a cache area 22b.
ＸＭＬドキュメントから取得した描画命令について、同じ描画命令が未登録であれば、描画命令及び管理番号を含む描画データを、制御部２１０を介してＸＭＬパース部２２０からレンダリング部２３０に受け渡し、レンダリングを行うと共に、描画命令及び管理番号をキャッシュ領域２２ｂに登録する。 - 特許庁 - When the response time exceeds a preset prescribed time and a communication time conducted just before exceeds a prescribed time and no cache data are stored, the time count control section 12 calculates a time zone where much time is not required for access to the desired printer, allows a user I/F control section 14 to inform a user about the time zone and the processing is finished.
その応答時間が予め設定された所定の時間を超え、直前に行った通信の時間も所定の時間を超え、キャッシュデータが蓄積されていなければ、計時制御部１２が所望のプリンタのアクセスに時間があまりかからない時間帯を計算し、ユーザＩ／Ｆ制御部１４に対して、その時間帯をユーザに通知させ、処理は終了する。 - 特許庁 - A disk array controller 10 is equipped with host directors 161 and 162 which are provided respectively one in each of hosts 121 and 122, and conduct I/O processing in disk drives 141 and 142 by controlling I/O requests from the hosts 121 and 122 and with a shared memory 18 which is shared by the host directors 161 and 162, and comprises a disk cache.
ディスクアレイ制御装置１０は、ホスト１２１，１２２に一つずつ設けられるとともにホスト１２１，１２２からのＩ／Ｏ要求を制御してディスクドライブ１４１，１４２とのＩ／Ｏ処理を実行するホストディレクタ１６１，１６２と、ホストディレクタ１６１，１６２に共用されるとともにディスクキャッシュを構成する共用メモリ１８とを備えたものである。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
