「Cache」を含む例文一覧(5775)

＜前へ 1 2 .... 106 107 108 109 110 111 112 113 114 115 116 次へ＞
  • The method also includes allocating a portion of space in the first type of storage to serve as a cache memory during a write operation and/or a read operation, and reducing a latency associated with the response to a write request and/or a read request through performing the corresponding write operation and/or the read operation through the first type of storage.
    第１のタイプのストレージの一部を、書き込み動作および／または読み取り動作の間にキャッシュメモリとして割り当て、第１のタイプのストレージを通じた書き込み動作および／または読み取り動作を実行することによって、各要求の応答待ち時間を削減する。 - 特許庁
  • When there is not any sufficient free area in the cache storage part, and it is necessary to purge data, the group whose priority is the lowest is obtained by a lowest priority deciding means (a step B4), and the data assigned with the lowest priority in the group are purged by a data operating means (a step B5).
    キャッシュ記憶部に十分な空き領域がなく、データをパージすることが必要になった場合、最低優先度決定手段により最も優先度の低いグループを求め（ステップＢ４）、データ操作手段が、そのグループ内で最低優先度を割り当てられているデータをパージする（ステップＢ５）。 - 特許庁
  • The result binarized by a second binarizing means 6b is cached in a second binarized result storage means 6e and intermediate data, for which acceleration is not estimated at the time of expansion predicted by an intermediate data analytic means 2, are previously binarized by a first binarizing means and cached in a binarizing cache means 6d.
    第２の２値化手段６ｂで２値化した結果を第２の２値化結果記憶手段６ｅにキャッシュし、中間データ解析手段２で予測した展開時に高速化が見込まれない中間データを第１の２値化手段であらかじめ２値化して２値化キャッシュ手段６ｄにキャッシュする。 - 特許庁
  • An address calculation part (110) updates, when address matching is determined by the address comparison part (112), the instruction address of the second address storage part (111) by use of a result of adding a value corresponding to the line size of an instruction cache (106) to the instruction address of the second address storage part (111).
    アドレス算出部（１１０）は、アドレス比較部（１１２）でアドレス一致と判定されると、第２アドレス格納部（１１１）の命令アドレスに命令キャッシュ（１０６）のラインサイズに対応する値を加算した結果を用いて第２アドレス格納部（１１１）の命令アドレスを更新する。 - 特許庁
  • Inspection information included in the print information received from a host device is extracted to be stored in a cache 105, and a print position is calculated by a print position calculation section 104, based on the print setting information included in the print information and form information stored in a storage section 108.
    ホスト装置から受信した印字情報に含まれる検査情報を抜き出してキャッシュ１０５に保存し、印字情報に含まれる印刷設定情報と記憶部１０８に記憶されたフォーム情報を元に印字する位置を印字位置算出部１０４で算出する。 - 特許庁
  • Mapping information of a data storage region in each of layers from a DBMS to a storage device is acquired, a corresponding relationship of storage positions between DB data and the storage device is grasped therefrom, and a cache dividing method in the storage device is determined based on the grasped relationship and set to the storage device.
    DBMSから記憶装置までの各レイヤにおけるデータ記憶領域のマッピング情報を取得し、それからDBデータと記憶装置における記憶位置の対応関係を把握し、それを基に記憶装置におけるキャッシュ分割方法を決定し、記憶装置に対して設定する。 - 特許庁
  • The memory control processor 102 of the host 100 of priority use uses a cache memory 105 for accessing data in the data area until the cancel of priority use and the memory control processor 102 of the other host 100 does not access the data in the data area during that use.
    優先使用のホスト１００の記憶制御プロセッサ１０２は、優先使用解除までの間は前記データ領域のデータのアクセスにキャッシュメモリ１０５を使用し、他のホスト１００の記憶制御プロセッサ１０２は、その間は前記データ領域のデータについてはアクセスを行わない。 - 特許庁
  • The system and a design structure using read/write bits are provided for deciding accessibility of cache in and for restricting update of the memory directory during block replacement to an area determined to be readable/writable by a multiprocessor.
    キャッシュ・ラインのアクセシビリティを決定するために、そして多重プロセッサにより読み出し可能かつ書き込み可能となるように決定された領域へのブロック置換中の、メモリ・ディレクトリの更新を制限するために、読み書き（Ｒ／Ｗ）ビットを使用するシステムおよび設計構造が実現される。 - 特許庁
  • The resources include at least one of: (i) allocated portions of communication bandwidths between the processors 102 and one or more input/output devices 110; (ii) allocated portions of space within a shared memory 106 used by the processors 102; and (iii) sets of cache memory lines used by the processors 102.
    リソースは、（i）プロセッサ１０２と入出力デバイス１１０との間の通信バンド幅の割り当て分、（ii）プロセッサ１０２によって使用される共有メモリ１０６内のスペースの割り当て分、および（iii）プロセッサ１０２によって使用されるキャッシュメモリラインのセット、のうち少なくとも一つを含む。 - 特許庁
  • A communication control section 154 of a streaming processing section 150 calculates a cache residual amount of data in streaming processing on the basis of the data amount from a data acquiring section 151, a storage section 152 and a multimedia processing section 153, judges the presence or absence of a real-time request and controls the power saving mode to be ON or OFF.
    ストリーミング処理部１５０の通信制御部１５４は、データ取得部１５１、記憶部１５２及びマルチメディア処理部１５３からのデータ量を基にストリーミング処理時のデータのキャッシュ残量を算出してリアルタイム要求の有無を判定し、パワーセーブモードのオン／オフを制御する。 - 特許庁
  • When a transmission processor receiving a transmission mobile communication operation request from a mobile terminal (1) is not a master management source processor (20-n) managing master data (40-n) of subscriber information of the mobile terminal, the transmission processor uses cache data (50-1) generated by copying the master data to perform a mobile communication operation.
    或る移動端末(1)からの発信移動通信オペレーション要求を受信する発信用プロセッサが該移動端末の加入者情報のマスタデータ(40_n)を管理するマスタ管理元プロセッサ(20_n)でない場合に、該マスタデータをコピーして作成されたキャッシュデータ(50_1)を使用して移動通信オペレーションを実行する。 - 特許庁
  • For example, a cache server 3 mounted on a public transportation facility selects the optimal communication media by determining the possibility of communication for each of communication media, and instructs, on the basis of instructions from the portal server 2, the distribution of the content through the selected communication media to the on-vehicle unit 1 which has made the request.
    例えば、公共交通機関に搭載されるキャッシュサーバ３は、通信メディア毎の通信可能性を判断して最適な通信メディアを選択し、ポータルサーバ２からの指示に基づき、選択された通信メディアを介して要求のあった車載機１へ該当コンテンツの配信を指示する。 - 特許庁
  • When the client device 20 issues a graphical event requesting the registered Web page to the server 10, the server 10 simply transmits the ID of the registered Web page to the client device 20 to enable the client device 20 to promptly draw the Web page using the cache data corresponding to the ID.
    クライアント装置20からサーバ装置10に対し前記登録Webページを要求する描画イベントが発行された場合、サーバ装置10はその登録WebページのIDをクライアント装置20へ送信するだけで、クライアント装置20はそのIDに対応したキャッシュデータを利用してWebページを直ちに描画できる。 - 特許庁
  • A browser 104 for browsing information has a return button 1001 for returning to a preceding page and an unnecessary link return button 1002, and the browser records a page being displayed, as an unnecessary page and erases a cache to display the preceding page when the selection of the unnecessary link return button is recognized.
    情報を閲覧するブラウザ１０４には、一つページを戻る、戻るボタン１００１と、不要リンク戻るボタン１００２があり、不要リンク戻るボタンが選択されたことを認識すると、表示していたページは不要なページとして記録して、キャッシュを削除し、一つ前のページを表示する。 - 特許庁
  • When the data writing request of a file (a) is generated from an application 12g, a client 12 updates a cache 12a, and issues a writing request to the server 2, and the server 2 which receives the writing request performs the file update of a hard disk 3 and the update of the management data of the management table 4.
    アプリケーション１２ｇからファイルａのデータ書き込み要求が発生した場合、クライアント１２は、キャッシュ１２ａを更新するとともに、サーバ２に書き込み要求を行い、この書き込み要求を受けたサーバ２は、ハードディスク３のファイル更新と、管理テーブル４の管理データの更新と、を行う。 - 特許庁
  • When writing the data stored in an external hard disk device 50 into a recording medium 32, a picture for prohibiting to power-off the on-vehicle hard disk device 30 is displayed on a display device 22, and the data inputted by a bus switch 38 is stored in the write cache memory 34.
    外付けハードディスク装置５０に記憶されているデータを記録媒体３２へ書き込む際に、表示装置２２に、車載用ハードディスク装置３０の電源のオフを不許可にする表示を行い、バス切替器３８により入力されたデータがライトキャッシュメモリ３４に格納されるようにする。 - 特許庁
  • To provide a MAC address notice system, that allows an MPS (MPOA server; multi-protocol over ATM server) 662 on an output router to select a source MAC address of MAC header information for a MAC address of an MPS node at a preceding hop when the MPS 662 transmits a MPOA Cache Imposition Request packet to an MPC (MPOA Client).
    出口ルータ上のＭＰＳ(MPOA Server; Multi-Protocol Over ATM Server) ６６２が自ノードのＭＰＣ６６３にＭＰＯＡ Ｃａｃｈｅ Ｉｍｐｏｓｉｔｉｏｎ Ｒｅｑｕｅｓｔパケットを送信する場合、ＭＡＣヘッダ情報のソースＭＡＣアドレスを前ホップのＭＰＳノードのＭＡＣアドレスにする。 - 特許庁
  • A request for capturing a memory of which size is designated from a task 11 is received, and a memory block having an available area of which size is not less than the size designated from the task and adjusted by using the cache line size of an operating CPU 1 as a unit size by an operation system 12 is assigned to the request for capturing a memory.
    タスク１１からサイズを指定したメモリ獲得要求を受け、メモリ獲得要求に対し、タスクから指定されたサイズ以上でかつオペレーティングシステム１２が動作するＣＰＵ１のキャッシュラインサイズを単位サイズとして調整した使用可能領域を持つメモリブロックを割り当てる。 - 特許庁
  • This was done to remove logic duplication as well as to allow the implementation of a stackable storage approach, where users could configure LiveUser to first call a cache storage layer, which in turn would fetch the necessary data on demand from the actual storage layer.
    この分割により、ロジックの重複が排除され、ストレージ層をスタッカブルな形式で実装できるようになりました。 つまり、まず最初にキャッシュストレージを参照し、その後で必要に応じて実際のストレージ層のデータを取得するといったようにLiveUser を設定できるようになったのです。 - PEAR
  • In the cache memory 11, a region for storing related data related to a plurality of different contents data stored in the mini-disk 90 is provided at a memory first half part, and a region for storing entity of contents data recorded in the mini-disk 90 is provided at a memory second half part.
    キャッシュメモリ１１は、メモリ前半部分にミニディスク９０に記録された複数の異なるコンテンツデータに関連する関連データを格納するための領域が設けられ、メモリ後半部分にはミニディスク９０に記録されたコンテンツデータの実体を格納するための領域が設けられている。 - 特許庁
  • When a free capacity is still insufficient, the free capacity is increased by releasing an area having been secured for a document element that has a lower cache priority than that of the document element targeted by the request and for which an area has been secured (however, image data has not been stored yet).
    これでも空き容量が足りない場合は、その要求の対象の文書要素よりもキャッシュ優先度が低く且つ領域確保済（但し画像データはまだ記憶されていない）の文書要素についての確保済の領域を解放することで、空き容量を増大させる。 - 特許庁
  • An OCR section 111 reads the character information printed, based on the print position information and the image data, and an inspection information calculation section 107 calculates the inspection information relative to the character information, allowing an inspection section 106 to compare the inspection information thus calculated with the inspection information stored in the cache 105.
    印字位置情報と画像データを元に印刷された文字情報をＯＣＲ部１１１で読み取り、その文字情報に対する検査情報を検査情報算出部１０７で算出して検査部１０６でキャッシュ１０５に保存された検査情報と比較する。 - 特許庁
  • To provide an apparatus and a method for modeling software behavior and an apparatus and a method for verifying software behavior, which make it possible to easily verify the behavior of software while increasing the speed of verifying the behavior of software and avoiding an increase in the amount that a cache memory is used.
    ソフトウェアの挙動の検証速度を向上させ、キャッシュメモリの使用量の増大を抑制しながら、ソフトウェアの挙動を簡易に検証することを可能とするソフトウェア挙動モデル化装置、ソフトウェア挙動モデル化方法、ソフトウェア挙動検証装置及びソフトウェア挙動検証方法を提供する。 - 特許庁
  • To provide a television signal receiver and a television signal transmission reception system capable of controlling access to a DNS server by receiving area/domain information including a URL, an IP address and an area code and storing the area/domain information to a DNS cache.
    ＵＲＬ、ＩＰアドレス及び地域コードを含む地域／ドメイン情報を受信し、当該地域／ドメイン情報をＤＮＳキャッシュに記憶することによりＤＮＳサーバへのアクセスを制御することが可能なテレビジョン信号受信装置及びテレビジョン信号送受信システムを提供する。 - 特許庁
  • This cache memory system in which a main CPU is connected with a main memory constituted of an ROM and an RAM through an external bus is constituted of 4-way set associative caches where each Way has Tag 45, Valid bit 46, Dirty bit 47, and data block 48.
    メインＣＰＵと、ＲＯＭとＲＡＭからなる主記憶装置とが外部バスを通じて相互に接続されているキャッシュメモリシステムであって、４−ｗａｙセットアソシエイティブキャッシュからなり、各ＷａｙはＴａｇ４５、Ｖａｌｉｄビット４６、Ｄｉｒｔｙビット４７、データブロック４８を持つ。 - 特許庁
  • Only when the raster image, having a region and a resolution level which are necessary for image display, cannot be produced from the raster image stuck to the raster image cache upon effecting the scroll operation or the zoom operation, a decoding process for producing the raster image having the necessary level in the region and the resolution is carried out.
    スクロール操作又はズーム操作が行われた時に、ラスタ画像キャッシュに貼り付けられたラスタ画像から画像表示に必要な領域及び解像度レベルのラスタ画像を生成できない場合にのみ、その領域及び解像度レベルのラスタ画像を生成するための復号処理を実行する。 - 特許庁
  • Data (1) to (3) into which one write data is divided are sent in turn from a host computer device to a protocol DMA chip, and each time the protocol DMA chip receives any of the data (1) to (3), it immediately sends the data to the cache memory before all the data are present in the protocol DMA chip.
    本発明は、一つの書き込みデータが分割されたデータ（１）〜（３）がホストコンピュータ装置からプロトコル・DMAチップへ順次送信されるとともに、プロトコル・DMAチップにおいてすべて揃う前に、プロトコル・DMAチップは該データ（１）〜（３）を受信する都度、そのデータを直ちにキャッシュメモリへ送信する。 - 特許庁
  • In the integrated-memory graphics display device in which the CPU 10 and the graphics processor 20 access a common graphics memory 40, the graphics processor 20 is provided with a bit that designates the cache system of the CPU 10 and the time of one maximum-display access is varied according to the designation.
    ＣＰＵ１０とグラフィックスプロセッサ２０が共通のグラフィックスメモリ４０をアクセスするメモリ統合型のグラフィックス表示装置において、グラフィックスプロセッサ２０に、ＣＰＵ１０のキャッシュ方式を指定するビットを設け、この指定に応じて１回の最大表示アクセスの時間を変更する。 - 特許庁
  • The instruction analyzing means 1 executes instruction analysis for decomposing the read instruction code into an operation code indicating the kind of the instruction and an operand indicating the register to be operated or memory address of the instruction, and checks whether or not data having the same address as the instruction address are stored in a pseudo data cache storing means 4.
    命令解析手段１は、読み込んだ命令コードを、命令の種類を示すオペコード, 命令の操作対象レジスタやメモリアドレスを示すオペランドに分解する命令解析を実行し、擬似データキャッシュ格納手段４に命令アドレスと同じアドレスを持つデータが格納されていないかチェックする。 - 特許庁
  • A reference picture controller FMCtr uses an analysis result of the picture reference structure to write a reference picture, having a high possibility of referring to a picture to be written the multi-frame memory FrmMem, as well as, to store the reference picture in the cache memory CacheMem.
    参照ピクチャ管理器ＦＭＣｔｒは、前記ピクチャの参照構造の解析結果を用いて、復号化対象ピクチャの参照可能性の高い参照ピクチャを前記マルチフレームメモリＦｒｍＭｅｍに書き出すと共に、前記キャッシュメモリＣａｃｈｅＭｅｍにも格納する。 - 特許庁
  • Even when a content acquired from a web server 13 is regarded as a dynamic content in a caching system 12, in the case where it is designated by a header of HTTP Response that the content can be cached, the content is saved in a cache memory 12a.
    ウェブサーバ１３から取得したコンテンツが、キャッシングシステム１２において動的コンテンツとされている場合であっても、当該コンテンツについてキャッシュ可能とＨＴＴＰ Ｒｅｓｐｏｎｓｅのヘッダで指定されている場合には、当該コンテンツをキャッシュメモリ１２ａに保存する。 - 特許庁
  • While the animation picture reproducing apparatus downloads the animation picture transmission data 20 including a plurality of source data such as animated picture data, text data, and numerical information from a server, the animated picture reproducing apparatus repetitively reproduces short animation on the basis of the animation picture data stored in a short animation cache 17 to allow a user to reduce the waiting time in a body feeling way.
    動画データ、テキストデータ、数値情報など複数の素材データを含む動画伝送データ２０をサーバーからダウンロードしている間、ショートアニメーションキャッシュ１７に記憶してある動画データに基づいてショートアニメーションを繰り返し再生し、待ち時間を体感的に低減する。 - 特許庁
  • To avoid the deletion of high-priority and important data, the decrease of whole input/output processing for storage, the occurrence of a performance influence for high-priority operation when troubles occur in a storage that has a cache memory and a disk apparatus as much as possible.
    キャッシュメモリとディスク装置を有するストレージにおいて、障害発生時に、優先度の高い重要なデータの消失を回避し、ストレージに対する入出力処理全体として低下し、優先度の高い業務に対して性能影響が生じるのを極力回避する。 - 特許庁
  • To provide an information processor which speeds up data transfer between a cache memory and an external memory by using DMA transfer and transferring a task and data independently of the processing of a CPU or a DSP and on which a real time OS being applicable to a real time system where absolute time constraint is sever is mounted.
    ＤＭＡ転送を用いて、ＣＰＵ又はＤＳＰの処理と独立してタスク及びデータの転送を行うことにより、キャッシュメモリ１０５と外部メモリ１０６間のデータ転送を高速化し、絶対的時間の制約が厳しいリアルタイムシステムに適用可能なリアルタイムＯＳを搭載した情報処理装置を提供する。 - 特許庁
  • In the respective nodes #1 to #7, a bus IF part 200 converts parallel data output from a CPU 202, a cache memory 204 or a memory 206 to serial data, and further converts electric data to optical signal, and transfers the same to another node through a serial signal bus 30 of an optical bus 2.
    各ノード＃１〜＃７において、バスＩＦ部２００は、ＣＰＵ２０２、キャッシュメモリ２０４またはメモリ２０６から出力されるパラレル形式のデータをシリアル形式のデータに変換し、さらに、電気的なデータを光学的な信号に変換し、光バス２のシリアル信号バス３０を介して他のノードに対して転送する。 - 特許庁
  • A larger number of characters can be stored because they are registered in a character cache memory where the data size becomes smaller for character image data in which the size of a data area required before and after rotation processing is varied because of the shape of image data, the compression type, bite alignment, and the like.
    イメージデータの形状や、圧縮形式、バイトアラインなどの理由から、回転処理の前後で必要となるデータ領域のサイズが変化する文字イメージデータに対して、データサイズが小さくなるほうで文字キャッシュメモリに登録するようにしているので、より多くの文字を格納することができるようになる。 - 特許庁
  • When acquiring the updated summary information (RSS feed) of the web contents, the updated summary information is stored only in a storage region for an application (storage) used by an application (RSS reader) for reading the summary information without storing it in a storage region for acquisition (cache) used by an acquisition means.
    ＷＥＢコンテンツの更新された要約情報（ＲＳＳフィード）を取得した際、更新された要約情報を、取得手段が使用する取得用記憶領域（キャッシュ）に保存せずに、要約情報を閲覧するためのアプリケーション（ＲＳＳリーダ）が使用するアプリケーション用記憶領域（ストレージ）にのみ保存する。 - 特許庁
  • An installer of a user or the cable modem 101 uses an SNMP(Simple Network Management Protocol) manager 115 working on a PC 103 to give an instruction to an SNMP agent 114 via an IP layer 113 and makes a private MIB(Management Information Base) 109 to register the outgoing frequency assigned to the cable modem 101 to a frequency cache 111.
    ユーザ或いはケーブルモデム１０１のインストーラは、ＰＣ１０３上のＳＮＭＰマネージャ１１５によりＩＰ層１１３を介してＳＮＭＰエージェント１１４に指示し、プライベートＭＩＢ１０９に対してケーブルモデム１０１に割り当てられた下り周波数を周波数キャッシュ１１１に登録させる。 - 特許庁
  • To provide a method and a structure for allocating/deallocating a resource to/from a request side process or "an agent" on the basis of a reference history and a demand for balancing allocation of a shared resource (a cache line or a buffer, for example) with respect to addition.
    付加に関して共用リソース（たとえば、キャッシュ・ラインまたはバッファ）の割振りのバランスを取るための方法および構造であって、その参照履歴および需要に基づいて、要求側プロセスまたは「エージェント」に対して前記リソースが割り振られる／割振り解除される方法および構造を提供すること。 - 特許庁
  • Attribute bits indicating that a program has recently checked that a block of memory is appropriate for the current portion of the program to access, indicating that the program has analyzed this block of memory by a performance monitoring tool, or having properties such as access right are included in a cache memory line, and correspond to only one software thread of the program having multisoftware threads.
    プログラムが現在アクセスしようとする部分に対して、メモリブロックが適切であることをチェックしたこと、性能モニタリングツールによってそのメモリブロックを分析したこと、あるいはアクセス権のようなプロパティを示す属性ビットを、キャッシュメモリラインに持ち、マルチソフトウェアスレッドを有するプログラムの唯一のソフトウェアスレッドに対応する。 - 特許庁
  • When the distribution object user attributes stored in the distribution instruction information storage part 23 are matched with the user attributes temporarily stored in the cache, the distribution management device 24 notifies a connection management device 22 of the connector ID and the distribution object information No stored in the distribution instruction information storage part 23 in this distribution timing.
    配信指示情報記憶部２３に記憶された配信対象ユーザ属性とキャッシュが一時記憶したユーザ属性とがマッチングした場合、配信管理装置２４は、この配信タイミングで、接続管理装置２２に接続者ＩＤと配信指示情報記憶部２３に記憶された配信対象情報Ｎｏとを通知する。 - 特許庁
  • After determining input/output for each row using the matrix stripe cache (MSC); which performs read connections and write connections for each column of the MSC in order to reduce the number of I/O operations, thereby improving the performance of fragmented writes; and which improves read performance of a normal mode at the expense of read performance of a degraded mode.
    行列ストライプキャッシュ（ＭＳＣ）によって入出力を行単位で決定した後、列単位で各要素を読出しと書込み毎に結合を試みて入出力の数を減らして断片化された書込みの性能を向上させ、低下モードの小さな読出し性能を犠牲にして一般モードの読出し性能を向上させる。 - 特許庁
  • Internal hardware modules are stopped so as not to exceed the breakdown voltage and the heat capacity of the package of a SOC chip, the internal frequency of a CPU is lowly increased, dynamic ON/OFF of an L2 cache is performed so as to reduce internal power consumption, and job control is performed so as to maintain the performance, without exceeding the breakdown voltage of the package.
    ＳＯＣ Ｃｈｉｐのパッケージ耐電圧、熱容量を越えないように内部ハードウェアモジュールを停止、ＣＰＵの内部周波数の低増、Ｌ２キャッシュの動的ＯＮ／ＯＦＦを行い内部消費電力を抑えるとともに、パッケージ耐圧を越えないながらもパフォーマンスをそれなりに維持できるようなＪＯＢコントロールを行う。 - 特許庁
  • A cache is constituted, which stores device dependent data passed through a color space conversion process, a color correction process and a color conversion process to source data while relating the data to the source data before the color space conversion, and uses the data stored as the processing result instead of carrying out the above process in the case where the same data is to be processed again.
    ソースデータに対して色空間変換処理、色補正処理、色変換処理を施したデバイス依存データを、色空間変換前のソースデータと関連付けて保存し、再度同じデータの処理を行う場合には、前述の処理を行う代わりに処理結果として保存してあるデータを使用するキャッシュを構成する。 - 特許庁
  • A server base disposition apparatus 101 selects one of nodes on a network, disposes an original server system for storing all contents (S901), selects a plurality of nodes from among the nodes, and disposes them as a content server 103 (cache server system) for caching and distributing contents stored in the original server system (S902).
    サーバ拠点配置装置１０１は、ネットワーク上の各ノードから１つを選択して、全てのコンテンツを記憶するオリジナルサーバシステムを配置すると共に（Ｓ９０１）、各ノードから複数を選択して、オリジナルサーバシステムが記憶するコンテンツをキャッシュして配信するコンテンツサーバ１０３（キャッシュサーバシステム）として配置する（Ｓ９０２）。 - 特許庁
  • The single-chip microcomputer includes; a first bus having a CPU and a cache memory connected therewith; a second bus having a DMAC and an external bus interface circuit connected therewith; and a first control circuit which is connected to the first and the second busses and includes an address transfer circuit for selectively transferring an address signal on the first bus to the second bus.
    ＣＰＵとキャッシュメモリとが接続される第１バスと、ＤＭＡＣと外部バスインターフェイス回路とが接続される第２バスと、上記第１と第２バス接続され、上記第１バス上のアドレス信号を選択的に上記第２バスへ転送するアドレス転送回路を含む第１制御回路とを備える。 - 特許庁
  • A cache memory 16 having a management information preserving area 16A and an actual data area 16B and a large capacity storage device 17 for storing the actual file data are hierarchically connected to a main memory 13, and the main memory 13 is provided with hierarchy storage managing software 20 for operating hierarchical storage management.
    メインメモリ１３に対して管理情報保存領域１６Ａと実データ領域１６Ｂを備えたキャッシュメモリ１６、及び実際のファイルデータを記憶してなる大容量記憶装置１７が階層接続され、上記メインメモリ１３内に階層記憶管理を行なう階層記憶管理ソフトウェア２０が設けられる。 - 特許庁
  • This disk controller 10 for controlling the writing of data from a host computer 17 into the disk 15 is provided with a nonvolatile cache memory 12 for storing the data from the host computer to be written in the disk, a nonvolatile storage area 11 for storing the data from the host computer and a data transferring means 31.
    本発明は、ホスト計算機１７からのデータの、ディスク１５への書き込みを制御するディスクコントローラ１０であって、ディスクへ書き込まれるホスト計算機からのデータを記憶する不揮発性のキャッシュメモリ１２と、ホスト計算機からのデータを記憶する不揮発性の記憶領域１１と、データ転送手段３１とを備えている。 - 特許庁
  • When the same address in S (shared state) is registered in a cache tag 122 in CPUs 120 connected to the same CPU bus 130, the address is registered in S (shared state) to only one of the snoop-tags 111 corresponding to the CPU 120 to which the same address is registered.
    同一のＣＰＵバス１３０に接続されたＣＰＵ１２０同士でキャッシュタグ１２２にＳ（共有状態）の同じアドレスが登録される場合には，その同じアドレスが登録されるＣＰＵ１２０に対応するスヌープタグ１１１のいずれか１つにのみ，Ｓ（共有状態）でアドレスが登録されるようにする。 - 特許庁
  • When a need is generated to expand the character data of the scalable form including the attribute divided constituting elements which are the same as the attribute divided constituting elements that are already expanded into the element character data of the bit map form, and the bit map element character data stored in the font cache memory 106 are reused.
    既にビットマップ要素文字データに展開された属性分割構成要素と同一の属性分割構成要素を含むスケーラブル形式の文字データをビットマップ形式の文字データに展開する必要が発生したときには、フォントキャッシュメモリ１０６に保存しておいたビットマップ要素文字データを再利用する。 - 特許庁
＜前へ 1 2 .... 106 107 108 109 110 111 112 113 114 115 116 次へ＞

例文データの著作権について