「Control Memory」を含む例文一覧(13716)
＜前へ 1 2 .... 87 88 89 90 91 92 93 94 95 .... 274 275 次へ＞- A three-dimensional structure (3DS) memory (100) allows for the physical separation of the memory circuits (103) and the control logic circuit (101) onto different layers, such that each layer is separately optimized.
各層が別々に最適化されるように、別々の層（１０３）上へのメモリ回路（１０３）および制御論理回路（１０１）の物理的分離が可能な三次元（３ＤＳ）メモリ（１００）。 - 特許庁 - A PC 2 is equipped with a monitor 5, a memory part 6, a CPU 7 or the like, and the CPU 7 reads and executes a control program housed in the memory part 6, to thereby obtain the chromatisity value of a color sample.
ＰＣ２は、モニタ５、メモリ部６、ＣＰＵ７などを備え、ＣＰＵ７は、メモリ部６に格納された制御プログラムを読み取って実行することによって、カラーサンプルの色彩値を求める。 - 特許庁 - The measurement of the quantity of light is then divided by the relative spectroscopic intensity stored in the memory section 12 at an operating section 13 and the division results are stored in the memory section 12 of the control section 11.
そして、メモリ部１２の相対分光強度により光量測定値が演算部１３により除算され、除算結果がコントロール部１１のメモリ部１２に格納される。 - 特許庁 - A test signal given to the integrated memory is varied in synchronization with a test clock signal, an invalid state is set by a control signal being not synchronizing with this test clock signal, and given to the memory (3).
混載メモリへ与えられるテスト信号をテストクロック信号に同期して変化させかつこのテストクロック信号と非同期の制御信号で無効状態を設定し、メモリ（３）へ与える。 - 特許庁 - Consequently, the software can perform control without paying special attention to discriminations of access to the common memory of its system, access to the common memory of the other system, and access to the common memories of both systems.
これにより、ソフトウエアが自系の共通メモリのアクセス、他系の共通メモリのアクセス、両系の共通メモリのアクセスの区別を特別に意識すること無く制御することが可能となる。 - 特許庁 - The analysis mode selecting part 56 reads out the operation pattern from the standard mode memory part 52 or high-sped mode memory part 54 on the basis of the selected information, and ends the operation pattern to a control part 58.
分析モード選択部５６は、その選択情報に基づいて、標準モード記憶部５２又は高速モード記憶部５４から動作パターンを読み出し、制御部５８に送る。 - 特許庁 - To provide a control method of an adaptive hybrid density memory storage device suitable for locating a file data in a storage device, and also to provide an adaptive hybrid density memory storage device.
ファイルデータを記憶装置の中に配置することに適用される適応ハイブリッド密度メモリ記憶装置の制御方法、および適応ハイブリッド密度メモリ記憶装置を提供する。 - 特許庁 - A three-dimensional structure (3DS) memory 100 allows physical separation of the memory circuits 103 and the control logic circuit 101 onto different layers 103 such that each layer may be separately optimized.
各層が別々に最適化されるように、別々の層（１０３）上へのメモリ回路(１０３)および制御論理回路（１０１）の物理的分離が可能な三次元（３ＤＳ）メモリ（１００）。 - 特許庁 - In this memory space control device 10, one part of a normal region of the last stage address side of the memory space 2 is allotted to relieving of a defective region, and a continuous address space is made.
このメモリ空間制御装置１０は、メモリ空間２の終段アドレス側の正常領域の一部を不良領域の救済に割り当て、連続アドレス空間を構築する。 - 特許庁 - The display module 100 has a display body 110, a module connector 120, a CPU 130, a bus 140, a display control circuit 150, a temporary memory 160, and a data memory 170.
表示モジュール１００は、表示体１１０と、モジュールコネクタ１２０と、中央演算ユニット１３０と、バス１４０と、表示制御回路１５０と、一時メモリ１６０と、データメモリ１７０とを有する。 - 特許庁 - In a printer 100, when a ROM_DIMM 71 is connected to a memory slot 15, a memory control part 10 switches the access destination of a CPU 10 to the ROM_DIMM 71.
本印刷装置１００では、メモリスロット１５にＲＯＭ＿ＤＩＭＭ７１が接続されている場合は、メモリ制御部１０はＣＰＵ１０のアクセス先をＲＯＭ＿ＤＩＭＭ７１に切り替える。 - 特許庁 - When there is a voice call termination in a setting time of the schedule stored in a memory part 6, a control part 3 sends the mail content stored in the memory part 6 to an originating side terminal.
記憶部６に保存されたスケジュールの設定時間ないに音声着信があった場合、制御部３は記憶部６に保存されたメール内容を発信側端末へ送信する。 - 特許庁 - Additionally, the head control means 40 controls the gripping head 2 to move to the highest flat surface position of the picking height position to be found from a memory value of the height memory means 41 and to pick the work W.
また、ヘッド制御手段４０は、高さ記憶手段４１の記憶値からわかるピッキング高さ位置が最も高い平面位置に把持ヘッド２を移動させてピッキングするように制御する。 - 特許庁 - When start of video recording is designated by using an entry key 4, a memory control circuit 31 controls a write operation of a track memory 19 according to an instruction from a microcomputer 33.
入力キー３４を用いて録画開始が指定されると、メモリ制御回路３１はマイクロコンピュータ３３からの命令に従って、トラックメモリ１９の書込み動作を制御する。 - 特許庁 - After erasing the flash memory in the ineffective area, erased sector address of the management table in the memory and the number of times of erasure are updated (S16), before the control returns back to access check (S12).
無効領域のフラッシュメモリを消去したらメモリにある管理テーブルの消去したセクタアドレスと消去回数を更新し（Ｓ１６）、記録媒体へのアクセスチェックに戻る（Ｓ１２）。 - 特許庁 - This game apparatus has a game value receiving means, a game progress means, a game value putout means, a lottery means, a flag memory means, a memory control means, a reporting means and a determination means.
本ゲーム装置は、ゲーム価値受取手段、ゲーム進行手段、ゲーム価値払出手段、抽選手段、フラグ記憶手段、記憶制御手段、報知手段及び判断手段を有している。 - 特許庁 - To provide a memory control device and method capable of executing an auto-refresh cycle and a memory cycle for SRAM in parallel by sharing an address bus and a data bus for SDRAM and SRAM.
ＳＤＲＡＭおよびＳＲＡＭのアドレスバス、データバスを共通化して、オートリフレッシュサイクルと、ＳＲＡＭに対するメモリサイクルを並行して実施可能なメモリ制御装置および方法を提供する。 - 特許庁 - The packaging substrate (2) has a plurality of semiconductor memory devices (4, 5) operated synchronously with a clock signal, and a semiconductor data processing device (3) for making access control for the semiconductor memory device.
実装基板（２）に、クロック信号に同期動作される複数個の半導体メモリデバイス(４，５)と、前記半導体メモリデバイスをアクセス制御する半導体データ処理デバイス（３）とを有する。 - 特許庁 - A semiconductor memory device includes a plurality of RAM-macro RAM1 to RAM7 and a test control circuit corresponding the plurality of RAM-macro RAM1 to RAM7 to a plurality of memory test execution period.
複数のＲＡＭマクロＲＡＭ１〜ＲＡＭ７と、複数のＲＡＭマクロＲＡＭ１〜ＲＡＭ７を複数メモリテスト実施期間に対応付けるテスト制御回路とを備えている。 - 特許庁 - Further the memory system measures a potential of the memory cell for each potential rank and includes a control part 14 changing a lower limit and upper limit of each potential rank based on this measurement result.
さらに、メモリシステムは、電位ランクごとにメモリセルの電位を測定し、この測定結果に基づいて各電位ランクの下限値及び上限値を変更する制御部１４を含む。 - 特許庁 - A reading/writing/erasure control circuit controls the write circuit 26 to perform writing so that threshold levels of all the memory cells in the memory cell array 36 become identical before the next writing.
読出／書込／消去制御回路は、次回の書込み行なう前に、メモリセルアレイ３６内のすべてのメモリセルの閾値レベルが同一となるように書込回路２６に書込みを行なわせる。 - 特許庁 - The data to be read from the dummy memory cell 186 is compared with data actually read from the dummy memory cell 186, and the start of the redundancy substitution control is permitted on the basis of its comparison result.
ダミーメモリセル１８６から読み出されるべきデータと、実際にダミーメモリセル１８６から読み出されたデータとを比較し、その比較結果に基づきリダンダンシ置換制御の開始を許可する。 - 特許庁 - A video decoder 10 is provided with a memory update control means 19 that stops updating of a prediction frame memory when a macro block(MB) during decoding is a skipped MB consecutively for two frames.
復号化中のマクロブロック（ＭＢ）が２フレーム連続してスキップドＭＢの時には予測フレームメモリの更新を停止させるメモリ更新制御手段１９を、ビデオ復号器１０に設ける。 - 特許庁 - To provide a nonvolatile semiconductor memory device which has a write means for controlling a threshold of a memory cell at high speed and with high accuracy without complicating write control.
書き込み制御を複雑にすることなく、高速に、且つ高精度にメモリセルの閾値を制御することが可能な書き込み手段を有する不揮発性半導体記憶装置を提供する。 - 特許庁 - In an image forming device, when a USB memory is connected to a second communication unit 110 after the device has authenticated a user, a control unit 102 identifies a function which starts when the USB memory is connected.
制御部１０２は、ユーザを認証した認証状態でＵＳＢメモリが第２通信部１１０に接続された場合、ＵＳＢメモリが接続された時に起動する機能を特定する。 - 特許庁 - Data is rewritable in the memory macro 32, so that the control data which is already programmed in the fuse macro 31 can be rewritten simulatedly on the memory macro 32.
メモリマクロ３２はデータの再書き込みが可能なため、このメモリマクロ３２上において、ヒューズマクロ３１に既にプログラムされている制御用データを擬似的に書き換えることが可能である。 - 特許庁 - Each of the plurality of memory layers is coupled to a multiplexing/demultiplexing circuit (24), the circuit (24) further reduces the number of required connections between the memory module and an interface and a control circuit (14).
複数のメモリ層の各々は、多重化／逆多重化回路(24)に結合され、その回路(24)がメモリモジュールとインターフェース及び制御回路(14)との間の必要な接続の数を更に低減する。 - 特許庁 - METHOD FOR DETECTING DAMAGE POSITION OF SHAPE MEMORY ALLOY, SELF-SENSING TYPE HEATING CONTROL METHOD, SELF-REPAIRING METHOD, PANEL MADE OF COMPOSITE MATERIAL AND SHAPE MEMORY ALLOY COVERED WITH INSULATING FILM
形状記憶合金の損傷位置検出方法、自己感知型加熱制御法及び自己修復方法並びに複合材料製パネル及び絶縁皮膜で覆った形状記憶合金 - 特許庁 - To provide a semiconductor memory device or the like having excellent operation efficiency by eliminating the need of complicated control when executing refresh operation of a memory array divided into a plurality of banks.
複数のバンクに分割されたメモリアレイに対するリフレッシュ動作を実行する際の複雑な制御を不要とし動作効率の良好な半導体メモリ装置等を提供する。 - 特許庁 - When no general register holds the data indicated by the memory address, the cache control part 190 transfers the data acquired from the cache memory 300 to the indication general register.
汎用レジスタの何れにも、メモリアドレスによって示されるデータが保持されていない場合は、キャッシュ制御部１９０がキャッシュメモリ３００から取得したデータを指示汎用レジスタに転送する。 - 特許庁 - The memory card incorporates a semiconductor memory device, a control circuit, etc., inside it and is provided with plural terminal 2 for electrically connecting with the outside at its one end part.
メモリカード１ａはその内部に半導体記憶素子と制御回路等が内蔵され、外部との電気的接続をとるための複数個の端子２が、一方の端部に設けられている。 - 特許庁 - The control circuit 42 of this semiconductor memory device makes an access to a memory cell crossing over two or more cycles, and includes an internal command generator circuit 102 and a mask signal generator circuit 104.
複数サイクルにまたがってメモリセルへのアクセスを行なう半導体記憶装置における制御回路４２は、内部コマンド発生回路１０２と、マスク信号発生回路１０４とを含む。 - 特許庁 - To obtain a voxel memory control method and a state machine for controlling access to memory, which quickly perform the rendering operation as much as possible and surely achieve a real-time rendering speed.
レンダリング操作が可能な限り素早く行われ、確実にリアルタイムレンダリング速さが達成される、ボクセルメモリを制御する方法、およびメモリへのアクセスを制御するステートマシンを提供する。 - 特許庁 - This coprocessor data access control method is provided with the coprocessor memory access instruction having the coprocessor display column so that quantity of word data to be transmitted between the coprocessor and a memory unit is decided.
コプロセッサデータアクセス制御方法は、コプロセッサとメモリユニットとの間で伝送されるワードデータの量を決定することができるように、コプロセッサ表示欄のあるコプロセッサメモリアクセス命令を有する。 - 特許庁 - This apparatus is the semiconductor integrated circuit apparatus 100 including a memory controller 110 performing access control based on access request from a host for a dynamic random access memory having a self-refresh function.
セルフリフレッシュ機能を有するダイナミックランダムアクセスメモリに対し、ホストからのアクセス要求に基づくアクセス制御を行うメモリーコントローラ１１０を含む半導体集積回路装置１００である。 - 特許庁 - As the results of authentication, when it was judged as an appropriate operator, a remote control signal is output to the memory controller 2 to execute a program reservation or a reservation cancellation by this memory controller 2.
そして、認証の結果、適正な操作者と判断した場合には、メモリコントローラ２にリモコン信号を出力し、このメモリコントローラ２による番組予約や予約取り消しを実行させる。 - 特許庁 - A write address to the memory 9 is a prescribed address DT18 obtained, in such a manner that an address converting part 8 converts an address DT17 outputted from a memory write control part 7.
デュアルポートメモリ９への書込みアドレスはメモリ書込み制御部７から出力されるアドレスＤＴ１７をアドレス変換部８によって変換された所定のアドレスＤＴ１８である。 - 特許庁 - The twin memory cell 312 has first and second non-volatile memory elements 108A, 108B which are controlled by a word gate 104 and controlled respectively by first and second control gates 106A, 106B.
ツインメモリセル３１２は、１つのワードゲート１０４と、第１，第２のコントロールゲート１０６Ａ，１０６Ｂにより制御される第１および第２の不揮発性メモリ素子１０８Ａ，１０８Ｂとを有する。 - 特許庁 - In a game machine 20, a CPU (central processing unit) 6 of a game machine 2 reading and executing a game program of a memory device 1 accesses a power control part 7 to make supply power to the memory device 1.
ゲーム機２０では、メモリ装置１が有するゲームプログラムを読み出して実行するゲーム機２のＣＰＵ６が、電力制御部７にアクセスしてメモリ装置１に電力を供給させる。 - 特許庁 - A MPEG decode control 16 enables to access directly a system memory 22 and a HDD 25 of a personal computer 3 through a memory switch 34 and a HDD switch 35.
メモリ切替部３４やＨＤＤ切替部３５により、ＭＰＥＧデコード制御部１６が、パーソナルコンピュータ３のシステムメモリ２２やＨＤＤ２５を直接的にアクセス可能になるようにした。 - 特許庁 - A media control system of the invention comprises a memory accessible by a processor, and a content manager which is stored in the memory, and adapted to receive media content from a media source.
本発明にかかるメディア制御システムは、プロセッサによってアクセス可能なメモリと、メモリに格納され、メディアソースからメディアコンテンツを受取るように適合されたコンテンツマネージャと、を備える。 - 特許庁 - A processor bus 111 connected to plural processors 101, a memory bus 112 connected to a main memory 104 and a system bus 113 connected to plural I/O devices 105 are connected to a three-line connection control means 103.
プロセッサ(101)が接続されたプロセッサバス(111)と、メインメモリ(104)が接続されたメモリバス(112)と、入出力デバイス(105)が接続されたシステムバス(113)とが三叉路接続コントロール手段(103)に接続される。 - 特許庁 - Next, the control circuit 105 turns on a short circuit transistor 148 with a memory read transistor 144 off, then turns on the short circuit transistor 148, and turns on the memory read transistor 144.
次いで、メモリ読み出しＴｒ１４４をオフさせた状態で短絡Ｔｒ１４８をオンさせ、その後、短絡Ｔｒ１４８をオフさせ、メモリ読み出しＴｒ１４４をオンさせる。 - 特許庁 - The real projection part 12 has a memory card 26, a control part 16 reads out a data file recorded in the memory card 26 and an optical part 30 projects an image of the data file to a screen.
実投映部１２は、メモリカード２６を有し、制御装置１６は、メモリカード２６に記録されるデータファイルを読み出し、その画像を光学部３０によりスクリーンに投映させる。 - 特許庁 - To prolong a service life of a nonvolatile memory and to improve reliability, in a storage device for executing power saving control by utilizing the nonvolatile memory and stopping a magnetic disk.
不揮発性メモリを活用して磁気ディスクを停止することにより省電力制御を行うストレージ装置において、不揮発性メモリの長寿命化及び信頼性の向上を図る。 - 特許庁 - To solve a problem of a conventional memory control method that when the number of defective pixels in existence exceeds a permissible storage capacity of a memory in the detection of the defective pixels defect data as to the defective pixels detected thereafter cannot be stored.
欠陥検出の際に、存在する欠陥画素数がメモリの記憶許容数を越えている場合、それ以降検出した欠陥画素についての欠陥データを記憶できない。 - 特許庁 - To provide a remapping control method for flash memory and a structure for flash memory therefor, with which the states of a block and a unit can be recorded and processed while minimizing the number of times of partial recording.
部分記録回数を最小化しつつ、ブロック及びユニットの状態を記録かつ処理できるフラッシュメモリの再写像制御方法及びこれによるフラッシュメモリの構造を提供する。 - 特許庁 - In this case, the control system CPU 9 switches a memory map so that a Memory 5 of the defective collation system "CPU #0" 1 can be viewed directly from the collation system "CPU #2" 3 which has taken over the processing.
この時、制御系ＣＰＵ９は、故障した照合系‘ＣＰＵ＃０’１のＭｅｍｏｒｙ５が、処理を引き継いだ照合系‘ＣＰＵ＃２’３から直接見ることができるようにメモリマップを切り替える。 - 特許庁 - A first remote control terminal having priority A can update the regulated data stored in the memory of a second remote control terminal having lower priority than the first remote control terminal has, by transmitting the control data used for controlling equipment to be controlled to the second remote control terminal.
優先度Ａを付された第１のリモコン端末は、前記優先度Ａより低い優先度を付された第２のリモコン端末に対して制御対象機器を制御するための制御データを送信し、第２のリモコン端末のメモリに格納されている規制データを更新することができる。 - 特許庁 - When some kind of error is generated when transmitting and receiving the control command from a main control board to a display control board and an inappropriate control command is received in the display control board, an error flag is turned on and an error code corresponding to the condition of the error is stored in an error code memory.
主制御基板から表示用制御基板への制御用コマンドの送受信時に何らかのエラーが発生して、不適切な制御用コマンドが表示用制御基板で受信されると、エラーフラグがオンされると共に、そのエラーの状況に応じたエラーコードがエラーコードメモリへ記憶される。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
