「Control Memory」を含む例文一覧(13716)
＜前へ 1 2 .... 88 89 90 91 92 93 94 95 96 .... 274 275 次へ＞- When a processing part 14 finishes processing on data associated with the exclusive control flag, the memory processing part 11 releases the exclusive control flag, and the exclusive control part 12 calculates and stores an exclusive control time being a difference between the acquisition time and the release time of the exclusive control flag.
処理部１４が排他制御フラグに関連付けられたデータに対する処理を終えると、メモリ処理部１１は排他制御フラグを解放し、排他制御部１２は排他制御フラグを取得した時刻と排他制御フラグを解放した時刻との差である排他制御時間を算出し記憶する。 - 特許庁 - A command analysis means 101B in the presentation control means analyzes the presentation control command sent from the game control means; a start prize winning memory display control means 101C controls the displays of the start prize winning memories based on the presentation control command.
演出制御手段におけるコマンド解析手段１０１Ｂは、遊技制御手段から送信された演出制御コマンドを解析し、始動入賞記憶表示制御手段１０１Ｃは、演出制御コマンドにもとづいて始動入賞記憶の表示制御を実行する。 - 特許庁 - To reduce a processing step of data transmission control of a CPU and occupied time of a CPU control bus by performing data transmission control from a memory to a device by CPU by one access of only write access in relation to a data transmission control method and the device in the CPU control bus.
ＣＰＵ制御バスにおけるデータ転送制御方法及び装置に関し、ＣＰＵによるメモリからデバイスへのデータ転送制御を、ライトアクセスのみの１回のアクセスで行い、ＣＰＵのデータ転送制御の処理ステップ及びＣＰＵ制御バスの占有時間を削減する。 - 特許庁 - When some sort of error occurs in transmitting/receiving a control command from a main control board to a display control board and an inappropriate control command is received by the display control board, an error flag is on and an error code corresponding to the state of the error is stored in an error code memory.
主制御基板から表示用制御基板への制御用コマンドの送受信時に何らかのエラーが発生して、不適切な制御用コマンドが表示用制御基板で受信されると、エラーフラグがオンされると共に、そのエラーの状況に応じたエラーコードがエラーコードメモリへ記憶される。 - 特許庁 - A control device of an amplifier has a memory unit which memorizes an instruction value of control voltage to amplify the signal level to a reference level for every first temperature increase width, and a control voltage creation unit which outputs the control voltage corresponding to the instruction value of the control voltage to the amplifier.
増幅器の制御装置は、第１の温度上昇幅ごとに前記信号のレベルを基準レベルに増幅するための制御電圧指令値を記憶する記憶部と、前記制御電圧指令値に対応した制御電圧を前記増幅器に出力する制御電圧生成部とを有する。 - 特許庁 - When the generator control device controls the AC generator 1 according to the control command applied by an engine control ECU, the generator control device 5 corrects the control command according to a data table for correction stored in the memory circuit 22 and the difference voltage which is stored as a result of the adjusting processing.
発電機制御装置５は、エンジン制御ＥＣＵより与えられる制御指令に応じて交流発電機１を制御する場合に、記憶回路２２に記憶されている補正用のデータテーブルと上記の調整処理の結果記憶された差電圧とに応じて制御指令を補正する。 - 特許庁 - The wireless communication unit 1 uses a power control section 12 to read proper attenuation control data from the output power table memory 13 in response to the transmission signal output under the control of the control processing section 14 and supplies the data to a high frequency variable amplifier section 11 as an attenuation control signal.
無線通信装置１は、制御処理部１４の制御により、電力制御部１２が送信信号出力に応じた適切な減衰制御データを出力電力テーブルメモリ１３から読み出し、減衰制御信号として高周波可変増幅部１１に供給する。 - 特許庁 - A memory cell array region 210 has a plurality of control gate lines 106A and 106B formed by connecting the control gates of memory cells 100 arranged in the first direction A along the first direction A, and sub- control gate lines CG extending along the first direction A in the upper layer of the plurality of control gate lines and are equal, in number, to one half of the control gate lines.
メモリセルアレイ領域２１０は、第１の方向Ａに沿って配列された各列のメモリセル１００の各々のコントロールゲートを、第１の方向Ａに沿って接続して形成される複数のコントロールゲート線１０６Ａ，１０６Ｂと、複数のコントロールゲート線の上層にて前記第１の方向Ａに沿って延び、複数のコントロールゲート線の半数のサブコントロールゲート線ＣＧとを有する。 - 特許庁 - The write control circuit 6 outputs a rewrite execution signal 35 to the electrically writable nonvolatile memory circuit 2 only when the write inhibition signal 32 from the sequence control circuit part 3 is cancelled after receiving the write instruction identification signal 31 from the power source control circuit part 4 and the write control signal 30 from the memory control circuit part 3 is inputted.
書込み制御回路６は、電源制御回路部４からの書込み命令識別信号３１を受信した後、シーケンス制御回路部３からの書込み禁止信号３２が解除され、メモリ制御回路部３からの書込み制御信号３０が入力されたときにのみ電気的書換え可能形不揮発性メモリ回路２に対して書換え実行信号３５を出力する。 - 特許庁 - In accordance with a defect type stored in the memory 15, a control section 14 reads a correction gain value or offset correction value and outputs it to the PGA 11 as a control signal.
制御部１４はメモリ１５に格納されている欠陥の種類に応じて、補正ゲイン値又はオフセット補正値を読み出し、制御信号としてＰＧＡ１１に出力する。 - 特許庁 - In this case, the data control part records the time-series control parameters recorded in the random access memory 8 in the data recording part 9 regardless of the acquisition condition in the case of shut-down.
この場合、データ制御部は、シャットダウン時には、取得条件に拘わらず、ランダムアクセスメモリ８に記録された時系列的な制御パラメータをデータ記録部９に記録する。 - 特許庁 - A writing control circuit for a control recording IC 40 for writing the data in the IC memory resets a timer circuit and then, starts it the instant the charging switch 45 is turned on.
ＩＣメモリにデータを書き込む制御記録ＩＣ４０の書込制御回路は、充電スイッチ４５がオンとされた瞬間に、タイマ回路をリセットしてからスタートさせる。 - 特許庁 - An address control circuit receives a control signal for changing address allocation to a plurality of memory blocks and an address signal consisting of first and second bit strings.
アドレス制御回路は、複数のメモリブロックに対するアドレス割付を変更するための制御信号と第１および第２ビット列からなるアドレス信号とを受ける。 - 特許庁 - The sequence control circuit 1 comprises a counter signal output part 10, an instruction memory 20, a program counter control part 40, and second and third flip-flops 32 and 33.
シーケンス制御回路１は、カウンタ信号出力部１０と、インストラクションメモリ２０と、プログラムカウンタ制御部４０と、第２及び第３フリップフロップ３２，３３とを備えている。 - 特許庁 - This voice control insertion port is composed of mainly a microprocessor unit 21, a display electric circuit 24, a control electric circuit 25, a key electric circuit 22, an input electric circuit 23, an output electric circuit 26, and a memory 27.
本発明を主にマイクロプロセッサユニット、表示電気回路、コントロール電気回路、キイ電気回路、入力電気回路、出力電気回路及びメモリーで構成する。 - 特許庁 - The memory 2, a communication part 3, a keyboard 4 and a display part 5, a GPS device 6, and an alarm part 7 are connected to a control part 1 for conducting complex control for the apparatus as a whole.
装置全体を複合制御する制御部１に、メモリ２、通信部３、キーボード４及び表示部５、ＧＰＳ装置６及び警報部７が接続される。 - 特許庁 - To provide a RAID control information storing method and a RAID controller which can save the capacity of RAID control information stored in a memory.
メモリに記憶するＲＡＩＤ制御情報の容量を少なくすることのできるＲＡＩＤ制御情報記憶方法およびＲＡＩＤ制御装置を提供すること。 - 特許庁 - To provide a control system for quickening control by eliminating overhead due to inter-controller communication by referring to only a memory from a distributed controller.
分散した制御装置からメモリのみ参照し制御装置間の通信によるオーバヘッドをなくし制御の高速化を図れる制御システムを提供することである。 - 特許庁 - To provide a control circuit and a control method which protect a memory element having been mounted on a substrate and reset the protection.
基板実装後のメモリ素子に対してプロテクトおよびプロテクト一時解除の設定を可能にするメモリ素子の制御回路およびメモリ素子の制御方法を提供する。 - 特許庁 - The control device executes the rewriting of a program stored in a non-volatile memory possessed by a self control device by the updated program transferred via the network 117.
そして、制御装置は、ネットワーク１１７を介して転送される更新プログラムにより自制御装置が有する不揮発性メモリに記憶されたプログラムの書き替えを実行する。 - 特許庁 - To provide an exclusive control method capable of executing the confirmation processing of the exclusive situation of a shared memory without imposing any load on system bus, and quickly performing exclusive control.
システムバスに負荷をかけずに共有メモリの排他状況の確認処理を実行し、速やかに排他制御を行うことのできる排他制御方法を提供する。 - 特許庁 - When a reproduction switch 17 (Figure 1) is operated at a time Y, the control circuit 9 deactivates a write control signal to allow the memory 12 (Figure 1) to interrupt write operations.
タイミングＹの時点で再生スイッチ１７(図１)が操作されると、制御回路９は、書き込み制御信号を非アクティブにしてメモリ１２(図１)に書き込み動作を中断させる。 - 特許庁 - To efficiently confirm whether a plurality of data memory media is placed at the correct positions in a performance control means built separately from a game control means.
遊技制御手段とは別個に構成される演出制御手段において、複数のデータ記憶媒体が正しい位置に搭載されているか否かを効率的に確認する。 - 特許庁 - The subdivision processing operation control unit 16 executes the subdivision processing while controlling a work memory unit 14 and a subdivision operation unit 15 based on the set control table.
細分割処理演算制御部１６は、設定された制御テーブルに基づき、ワークメモリ部１４及び細分割処理演算部１５を制御して細分割処理を実行する。 - 特許庁 - PRINTER, PRINTING SYSTEM, CONTROL METHOD FOR THE PRINTER, CONTROL METHOD FOR THE PRINTING SYSTEM, AND MEMORY MEDIUM STORING COMPUTER READABLE PROGRAM
印字装置並びに印字システム並びに印字装置の制御方法並びに印字システムの制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体 - 特許庁 - A control section 19 references storage contents of a memory 20 to control the gain of an AGC circuit 15 and a processing operation in a signal processing section 17 in response to the operation mode.
制御部１９がメモリ２０の記憶内容を参照して、動作モードに応じてＡＧＣ回路１５におけるゲイン値と信号処理部１７での処理動作を制御する。 - 特許庁 - To perform servo-control not only in a stable driving condition but also with less error and highly precisely in a control equipment with an actuator including shape memory alloy.
形状記憶合金を含むアクチュエータを用いた制御装置において、駆動状態が安定しているだけでなく、誤差が少なく精度の高いサーボ制御を行なう。 - 特許庁 - The operation panel 42 is used to enter a destination telephone number to which the image is transmitted under the control of the control circuit 40 and the telephone number is stored in a telephone number memory 50.
制御回路４０の制御で操作パネル４２から画像を送信する相手先電話番号を指示入力し、その番号を番号メモリ５０に記憶する。 - 特許庁 - To control so that data stored in a page buffer circuit and needless for writing is not written in a memory cell without complicating the writing control by a WSM circuit.
ＷＳＭ回路による書き込み制御を複雑にすることなく、ページバッファ回路に格納された書き込み不要なデータがメモリセルに書き込まれないように制御する。 - 特許庁 - A disk control device is connected to the disk device and the central processing unit and provided with the cache memory with a physical region on the disk device set to a cache control unit.
ディスク制御装置はディスク装置と中央処理装置に接続され、かつ、ディスク装置上のある物理領域をキャッシュ管理単位とするキャッシュメモリを有する。 - 特許庁 - A storage device 48 put in the 2nd cartridge 40 is equipped with a multiaccess control part 44 which performs time-division control over exchange of addresses and data and with the 2nd memory 42.
第２のカートリッジ４０に収納された記憶装置４８は、第２のメモリ４２と、アドレスおよびデータの交換を時分割制御するマルチアクセス制御部４４とを備える。 - 特許庁 - When the MCS control signal is input from the control unit 115, the layer 2 down direction processor 111 modulates data stored in a memory by decreasing a modulation multivalued numeric.
レイヤ２下り方向処理部１１１は、制御部１１５からＭＣＳ制御信号を入力した場合、メモリに蓄積されているデータを、変調多値数を減じて変調する。 - 特許庁 - A setting unit 123 sets a control range indicated by the control range information associated with the frequency detected by the detection unit 122 in the memory 121.
設定部１２３は、記憶部１２１において、検出部１２２によって検出された周波数と対応付けられた制御範囲情報が示す制御範囲を設定する。 - 特許庁 - To avoid the erroneous writing control of the nonvolatile memory unit of a control processing unit when the voltage of a driving power supply rises.
駆動電源の電圧が立上る際に制御処理部の不揮発性の記憶部が誤って書込みに制御されないようにし、記憶内容の信頼性の向上等を図る。 - 特許庁 - To provide an APC (Automatic Power Control) drive circuit in which the control precision of light output power and an extinction rate is enhanced on a high temperature side without increasing a memory capacity.
メモリ容量を増やすことなく高温側における光出力パワー及び消光比の制御精度を向上させたＡＰＣ駆動回路を提供すること。 - 特許庁 - When the request for starting is given from the driver (at t8), the oil pressure in feedback control is stored in memory, and the low pressure control at the next time is performed on the basis of this stored oil pressure.
ドライバによる発進要求があった際に（時点ｔ８）、フィードバック制御されている油圧を記憶し、該記憶された油圧に基づいて次回の低圧制御を行う。 - 特許庁 - A display unit 11 comprises a key signal detecting part 12, an arithmetic processing part 13, a memory circuit 14, a display control part 15, a notification sound control part 16, and a screen part 17.
表示装置１１を、キー信号検出部１２、演算処理部１３、記憶回路１４、表示制御部１５、通知音制御部１６、画面部１７によって構成する。 - 特許庁 - A memory cell group block constituted of cross points is controlled by means of laterally divided two work line control blocks, vertically divided two bit line control blocks, and a switch group block.
クロスポイント構成のメモリセル群ブロックを左右２個分けたワード線制御ブロックと上下２個に分けたビット線制御ブロックとスイッチ群ブロックによって制御する。 - 特許庁 - A delay control information calculation section 140 generates delay control information using a reference time stamp used when a transmission frame is written in the delay memory 133a. 133b.
遅延制御情報算出部１４０は、遅延メモリ１３３ａ，１３３ｂに伝送フレームが書き込まれたときの基準タイムスタンプを用いて遅延制御情報を生成する。 - 特許庁 - The memory controller 700 is connected to a first control CPU 501, a ROM 502, and a RAM 710 and includes a copying means, a control means, and a self-check means.
メモリ制御装置７００は、第１の制御ＣＰＵ５０１と、ＲＯＭ５０２と、ＲＡＭ７１０とに接続され、コピー手段と、制御手段と、セルフチェック手段とを備える。 - 特許庁 - When the control circuit of the line switch 2 is ready to operate, the voice data stored in the memory is converted into an analog switching signal and delivered to the control circuit.
回線切替装置２の制御回路の準備が整うと、メモリに記憶された音声データは、アナログの切替信号に変換され、制御回路に対して出力される。 - 特許庁 - An address management information control part 105 performs the update control of the address management information temporarily stored in the second nonvolatile memory 107 according to a writing process of the user data.
アドレス管理情報制御部１０５は、ユーザデータの書込み処理に応じて第２の不揮発性メモリ１０７に一時記憶されたアドレス管理情報の更新制御を行う。 - 特許庁 - In the display action of the organic electroluminescence display device 2, the control data are read from the fuse memory element 300 to an adjustment value register group 304 used for the control of the electronic volume.
有機ＥＬ表示装置２の表示動作では、ヒューズメモリ素子３００から制御データが調整値レジスタ群３０４に読み出され、電子ボリュームの制御に供される。 - 特許庁 - A writing control unit 11 confirms the necessity of the dump while referring to a dump flag 16, and controls an initialization control unit 14 to initialize only a master memory 2.
書込み制御部１１は、ダンプフラグ１６を参照しダンプの必要があることを確認し、初期化制御部１４に対してマスターメモリ２のみ初期化するよう制御する。 - 特許庁 - To provide a semiconductor integrated circuit in which memory utilization efficiency is improved in a power saving mode, and to provide a storage control method, a storage control program, and a recording medium.
本発明は、省電力モード時のメモリの利用効率を向上させた半導体集積回路、記憶制御方法、記憶制御プログラム及び記録媒体に関する。 - 特許庁 - Each of a plurality of ECUs 10 to 30 and 60 composing in-vehicle control systems comprises a memory for recording data concerning an operational state of the own in-vehicle control system.
車載制御システムを構成する複数のＥＣＵ１０〜３０，６０は、それぞれ車載制御システムの動作状態に関連するデータを記録するメモリを備えている。 - 特許庁 - In case of receiving the execution order, the control section 4 rewrites the set information stored in a memory 6, while in case of receiving the cancellation order, the control section 4 does not rewrite the set information.
制御部４は実行指示を受けた場合に記憶部６に記憶される設定情報を書き換えるが、取消指示を受けた場合には設定情報を変更しない。 - 特許庁 - After write to the memory 114 is ended, the control part (A) 111 prepares for the photographing of the next frame and issues a film feed command to the control part (B) 211 of the film adapter 21.
メモリ１１４への書き込み終了後、制御部（Ａ）１１１は、次のコマの撮影に備え、フィルムアダプタ２１の制御部（Ｂ）２１１にフィルム送りコマンドを発行する。 - 特許庁 - Besides, the non-volatile memory is provided with a free area capable of reading/writing arbitrary data by the main control part 1 and setting data for relevant terminal control part are stored in this free area.
また、前記不揮発メモリに、主制御部１が任意のデータを読み書き可能な自由エリアを設け、該自由エリアに当該端末制御部用の設定データを格納する。 - 特許庁 - To provide a memory control circuit and a control method securing normal data writing even when a signal serving as a reference for writing is advanced or delayed.
書き込みの準拠となる信号に進みや遅れが生じた場合でも、データの正常な書き込みを確保するメモリー制御回路及び制御方法を提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
