「Control Memory」を含む例文一覧(13716)
＜前へ 1 2 .... 86 87 88 89 90 91 92 93 94 .... 274 275 次へ＞- The write module 42 receives write control data Z to save predetermined bit data in the nonprogrammed OTP memory cell of the OTP memory line 431 corresponding to the enabled bit.
書き込みモジュール４２は書き込み制御データＺを受信し、イネーブルとされたビットに対応するＯＴＰメモリ行４３１のプログラムされていないＯＴＰメモリセルに所定のビットデータを保存する。 - 特許庁 - Two or more directors are provided, each of which is coupled to the pair of system memory sections, and are configured to control data transfer between the host computer and the bank of disk drives as such data passes through the system memory.
各々が一対のシステムメモリ部分に接続された複数のデイレクタがあり、ホストコンピュータとディスクドライブの列との間のデータ転送をこのデータがシステムメモリを通過する時に制御する。 - 特許庁 - A monitoring camera system includes a camera unit 100, a camera signal processing circuit 101, a correction image memory 104, an image comparison processing circuit 105, a memory 106, and a pan/tilt control circuit 108.
監視カメラシステムは、カメラユニット１００、カメラ信号処理回路１０１、補正用画像メモリ１０４、画像比較処理回路１０５、メモリ１０６、及びパン・チルト制御回路１０８を備える。 - 特許庁 - The circuit and the method are used to control the data input output operations of the semiconductor memory so as to change the data input output width during reading/writing and active memory operations.
読出し／書き込み、及び活性的なメモリ動作の間に、データ入出力幅を変更させるために半導体メモリ装置のデータ入出力動作を制御する回路及び方法である。 - 特許庁 - To provide a display control unit capable of preserving a lookup table with a small memory capacity, and a method of generating the lookup table from the data preserved in the small memory capacity.
ルックアップテーブルを少ない記憶容量で保存することができる表示制御装置及び少ない記憶容量で保存されたデータからルックアップテーブルを生成する方法を提供する - 特許庁 - The image corresponding to the X-ray image transmitted through the inspection target 12 is photographed by a camera means 18 to stored in the memory 30 of the camera control unit 19 and the image stored in the memory 30 is taken in the image capture part 20.
被検査物12を透過したＸ線像に対応した画像をカメラ手段18で撮影し、カメラコントロールユニット19のメモリ30に保存し、メモリ30に保存した画像を画像取込部20に取り込む。 - 特許庁 - When the judgment is affirmed, since there is no obstacle, a recording control part 46 is directed to store the picture stored in the internal memory 42 in an external memory 50 in a step S22.
判断が肯定された場合には、障害物がないため、ステップＳ２２で内部メモリ４２に記憶された画像を外部メモリ５０へ記憶するよう記録制御部４６へ指示する。 - 特許庁 - The call control unit 206, if a state change of the communication network is detected, stores data indicating the state change in the memory for monitoring 204b and also secures the memory for application notification 204a.
呼制御部２０６は、通信ネットワークの状態変化が検出されたら、状態変化を示すデータを監視用メモリ２０４ｂに格納するとともにアプリ通知用メモリ２０４ａを確保する。 - 特許庁 - After the wireless LAN device 200 entered the communication area of the 2nd access point 222, the memory control part 206 restarts the transmission of untransmitted data previously stored in the memory 207.
そして、無線ＬＡＮ装置２００が第２アクセスポイント２２２の通信エリアに入った後に、メモリ制御部２０６がメモリ２０７に先に蓄積されている未伝送データの伝送を再開する。 - 特許庁 - A color signal extending apparatus 1 is provided with: an input port 101; a color signal processing section 102, a display apparatus 103; a line memory 11; a memory control section 12; and a color signal extending section 13.
色信号拡張装置１に入力ポート１０１、色信号処理部１０２、表示装置１０３、ラインメモリ１１、メモリ制御部１２、および色信号拡張部１３を設ける。 - 特許庁 - The control part 4 collectively backs up user data to a nonvolatile internal memory (flash memory) 4a to reduce power consumption used for backup, thereby extending the usable time.
また、不揮発性の内部メモリ（フラッシュメモリ）４ａへのユーザデータのバックアップを制御部４がまとめて行うことにより、バックアップに用いられる消費電力を減少し、使用可能時間を延長する。 - 特許庁 - To develop images of a unit page at a high speed by terminating an access control in a short time to a memory space where no band memory is present in processing to output plotting data by a banding process.
バンディング処理による描画データの出力処理においてバンドメモリの存在しないメモリ空間のアクセス制御を短時間で終了させ、単位ページの画像の展開を高速化する。 - 特許庁 - To provide a nonvolatile semiconductor memory device which can reduce the content formed between wirings and which can control a variation in a threshold voltage of a memory cell, and to provide a method of manufacturing the device.
配線間に形成される容量を低減でき、メモリセルのしきい値電圧の変動を抑制できる不揮発性半導体記憶装置およびこの製造方法を提供する。 - 特許庁 - To provide a flash memory control system capable of reserving a fixed amount of write data in a flash memory at all times, as well as saving data using a plurality of sectors.
複数のセクタを使用してデータを保存するとともに、常時一定量の書き込みデータをフラッシュメモリ内に確保しておくことができるフラッシュメモリの制御システムを提供する。 - 特許庁 - A data storage device according to an embodiment of the present invention includes: a flash memory for writing and reading data with a predetermined size; and a control module for controlling the flash memory.
本実施形態によれば、データ記憶装置は、所定のサイズ単位でデータの書き込みと読み出しを行なうフラッシュメモリと、前記フラッシュメモリを制御する制御モジュールとを備えた構成である。 - 特許庁 - The memory control unit 30 converts the generated coordinates into an address of the memory 20, reads from the address a pixel value of the image before deformation, and outputs it as interlaced image data.
メモリ制御部３０は、その生成された座標をメモリ２０のアドレスへ変換し、該アドレスより変形前画像の画素値を読み出してインターレース方式の画像データとして出力する。 - 特許庁 - A cyclic communication memory 14a of a network unit 10 is provided with an external input request region 14a-6, and an external input signal is stored in a corresponding memory of a host control apparatus 42.
ネットワークユニット１０のサイクリック通信用メモリ１４ａに外部入力要求領域１４ａを設け、上位制御装置４２の対応するメモリに外部入力信号を記憶させる。 - 特許庁 - When the write error is detected, the control part 100 removes data of the fragment from the data memory 50 or the memory card MC as well as stops imaging operation of the camera 20.
書込エラーが検出された場合、制御部１００は、当該フラグメントのデータをデータメモリ５０またはメモリカードＭＣから破棄するとともに、カメラ部２０による撮像動作を停止させる。 - 特許庁 - A control part 11 reads the moving image data of a memory stick 18 through a memory stick I/F 17, calculates the number of I pictures of the moving image data and sets the table size of a table for reproduction.
制御部１１は、メモリスティックＩ／Ｆ１７を介して、メモリスティック１８の動画像データを読み込み、動画像データのＩピクチャ数を求め、再生用テーブルのテーブルサイズを設定する。 - 特許庁 - To provide a cache memory control system which improves use efficiency and stabilizes performance without forming free-area fragments in a mounted cache memory such as a disk cache.
ディスクキャッシュ等に搭載されるキャッシュメモリに分断化された空き領域を生じることなく、使用効率を改善し且つ性能の安定化を図るキャッシュメモリ制御方式を提供する。 - 特許庁 - In the case that no installer is detected in the memory card in the step S101, whether or not a control program that can be deleted is stored in a built-in flush memory is discriminated in the step S105.
ステップＳ１０１においてメモリカード内にインストーラが検出されなかった場合は、ステップＳ１０５で、内蔵フラッシュメモリ１に削除可能な制御プログラムがあるか否かが判定される。 - 特許庁 - A control section 15 causes the pin numbers of tested pins to be stored in another memory 41a of the computer by correlating the storing order of the numbers with the stored order of the measured results stored in the memory 40a.
また、制御部１５は、試験が行われたピンのピン番号をコンピュータのメモリ４１ａ内に、メモリ４０ａに記憶されている測定結果と順序を対応付けて記憶させる。 - 特許庁 - The memory control section 140 reads a reference image having been thinned out from the memory 200 for decoding image data processed by bidirectional predictive encoding and dual-prime predictive encoding.
メモリ制御部１４０は、両方向予測符号化及びデュアルプライム予測符号化された画像データの復号用として、メモリ２００から間引き処理を行った参照画像を読み出す。 - 特許庁 - The memory controller core part 1300 is provided with a controller internal system bus 1310 for a system bus interface that should correspond to the optional number of memory interfaces as well as a command control part 1320.
また、メモリコントローラコア部１３００には、コマンド制御部１３２０の他に、任意の個数のメモリインターフェースに対応すべくシステムバスインターフェース用のコントローラ内部システムバス１３１０を設ける。 - 特許庁 - To achieve high definition and memory saving by performing selection control of an optimal compression format based on the ink color in a system for forming an image by compression holding image data in a memory.
画像データをメモリに圧縮保持して画像形成するシステムにおいて、インク色に基づき最適な圧縮形式を選択制御することにより高画質化と省メモリ化を実現する。 - 特許庁 - The switch sections 13 and 15 are provided with electronic switches which are connected to the row- or column-direction electrodes of all memory cells forming each memory layer and are turned on/off in accordance with control signals.
スイッチ部１３、１５は、各メモリ層を形成する全メモリセルの行方向又は列方向の電極に接続され且つ制御信号に応じてオンオフする電子スイッチを備える。 - 特許庁 - To provide a memory access controller capable of avoiding processing suppression of a processor and discarding of a request packet and capable of efficiently and reliably executing processing, and to provide a memory access control method.
プロセッサの処理抑制やリクエストパケットの破棄を回避し、効率よく、かつ確実に処理を実行することができるメモリアクセス制御装置およびメモリアクセス制御方法を提供する。 - 特許庁 - A read access control unit 206 starts reading the image data from the frame memory 208 in response to that the writing of the image data to the frame memory 208 becomes a predetermined state.
読み出しアクセス制御部２０６は、フレームメモリ２０８に対する画像データの書き込みが所定の状態となることに応じて、フレームメモリ２０８からの画像データの読み出しを開始する。 - 特許庁 - To provide a memory management control technology capable of controlling the generation of garbage collection without restricting an object to be used and also without requiring any large-capacity physical memory.
使用できるオブジェクトを限定することなく且つ大容量の物理メモリを必要とすることなく、ガベージコレクションの発生を制御可能なメモリ管理制御技術を提供する。 - 特許庁 - To provide a memory control circuit which can read and write data from and to a memory asynchronously, is reducible in cost, and can secure large storage capacity.
メモリに対して非同期にデータの読み書きが可能であって、コストを低減することができるとともに大きな記憶容量を確保することができるメモリ制御回路を提供すること。 - 特許庁 - The node calculator 354 performs the check node operation or the variable node operation selected by the control unit 355, and stores a result of operation into a branch memory 351 or a branch memory 352.
ノード計算器３５４は、制御部３５５により選択されたチェックノード演算またはバリアブルノード演算を行い、その演算結果を枝用メモリ３５１または枝用メモリ３５２に格納する。 - 特許庁 - Silence control part of the first to third receiving parts 31 to 33 controls data quantity of silence data read out from the second FIFO memory in accordance with data quantity stored in the second FIFO memory.
第１〜第３受信部３１〜３３の無音制御部は、第２ＦＩＦＯメモリに記憶したデータ量に応じて、第２ＦＩＦＯメモリから読み出す無音データのデータ量を制御する。 - 特許庁 - In an information processor, when reading data from a nonvolatile memory 150, a first CPU 110 requests reading of data for a portion of management unit in a JFFS2 to a flash memory control part 140.
不揮発性メモリ１５０からデータを読み出すにあたり、第１ＣＰＵ１１０がフラッシュメモリ制御部１４０に、ＪＦＦＳ２における管理単位分のデータの読み出しを要求する。 - 特許庁 - The image processing apparatus includes a document table 11, document feeder 13, opening sensor 16, image reading unit 10, operation unit 4, first memory 51a, second memory 51b, and control unit 50.
画像処理装置は、原稿台１１、原稿送り部１３、開閉センサ１６、画像読取部１０、操作部４、第１のメモリ５１ａ、第２のメモリ５１ｂ、および制御部５０を有する。 - 特許庁 - The semiconductor memory is provided with a source line controller and a plurality of nonvolatile memory cells which are arranged on a matrix and connected to control gate lines, selection gate lines, bit lines and source lines.
半導体メモリは、マトリックス上に配置され、制御ゲート線、選択ゲート線、ビット線およびソース線に接続された複数の不揮発性のメモリセルおよびソース線制御部を有する。 - 特許庁 - The control mechanism stores the register identifiers of the instructions is the associative memory, and decides whether or not the register identifier of one instruction among the instructions is already stored in the associative storage memory.
制御機構は、命令のレジスタ識別子を連想記憶メモリに記憶し、該命令のうちの１つの命令のレジスタ識別子が連想記憶メモリにすでに記憶されているかどうか判断する。 - 特許庁 - A control circuit 11 applies erasure voltage for making the threshold voltage smaller to the memory cell in the case where the threshold voltage of the memory cell is not first verification voltage or less in erasing data.
制御回路１１は、データ消去時、メモリセルの閾値電圧が第１ベリファイ電圧以下でない場合にはメモリセルに閾値電圧を小さくするための消去電圧を印加する。 - 特許庁 - To provide an information processing system for improving system performance by suppressing reading of unnecessary instructions from an external memory, a cache memory control method, a program and a compiler.
外部メモリからの不要な命令のリードを抑止することにより、システムの性能を向上することができる情報処理システム、キャッシュメモリの制御方法、プログラム及びコンパイラを提供すること - 特許庁 - At the time of turning on a power source again after power source off of the speech path part 1 caused by any factor, all the speech path path data in the non-volatile memory 14 are written in the speech path control memory 12.
何らかの要因による通話路部１の電源断後の電源再投入時、不揮発性メモリ１４内の通話路パスデータを通話路制御メモリ１２にすべて書き込む。 - 特許庁 - When a control part 104 receives a 'SAVE' instruction from an operation part 109, it makes a picture being displayed on a display part 108 to be stored in the memory having a stack format of a memory 110.
制御部１０４は、操作部１０９からの「ＳＡＶＥ」指示を受けると表示部１０８の画面に表示している画像をメモリ１１０のスタック形式のメモリに記憶させる。 - 特許庁 - In a three-dimensional (3DS) memory 100, a memory circuit 103 and a control logic circuit 101 can be physically separated onto each layer 103 to optimize each layer separately.
各層が別々に最適化されるように、別々の層（１０３）上へのメモリ回路（１０３）および制御論理回路（１０１）の物理的分離が可能な三次元（３ＤＳ）メモリ（１００）。 - 特許庁 - A memory cell of a flash memory is formed in a p-type well 10 of a semiconductor substrate 1; and has a gate insulating film 4, a floating gate 5, a high dielectric film 6, and a control gate 8 (word line WL).
フラッシュメモリのメモリセルは、半導体基板１のｐ型ウエル１０に形成され、ゲート絶縁膜４、浮遊ゲート５、高誘電体膜６、制御ゲート８（ワード線ＷＬ）を有している。 - 特許庁 - To provide a memory resource arrangement control method, a virtual machine system and a program for enlarging and reducing a memory which can be used by a virtual machine without restarting an operating system.
オペレーティングシステムの再起動をすることなく、仮想マシンで使用できるメモリの拡大縮小を可能とするメモリ資源配置制御方法、仮想マシンシステム及びプログラムを提供する。 - 特許庁 - To provide a memory control circuit reduced in power consumption and capable of preventing a logical indefinite state in a high impedance state while automatically identifying the classification of a memory.
メモリ種別の自動識別を可能としながら高インピーダンス状態における論理不定状態を防止することができる電力消費が少ないメモリ制御回路を提供すること。 - 特許庁 - To provide versatile games which ensure the control in advance of games under a reduced burden on the processing concerning a starting memory by reducing the memory capacity of a main controller.
主制御装置の記憶容量を減らし、始動記憶に関する処理負担を軽減し、遊技の進行制御を確実に行って多彩な遊技を実現することが可能である。 - 特許庁 - The image structure conversion is carried out by reading the 720p signals from a frame memory 2 according to the address access of a memory control unit 5 so that the image of one frame is divided into four regions in a horizontal direction.
画像構造変換はメモリ制御器５のアドレスアクセスにより、フレームメモリ２から７２０ｐ信号を１フレームの画像が水平方向に４分割されて読み出すことで実行される。 - 特許庁 - A processor bus (111) connected with a processor (101), a memory bus (112) connected with a main memory (104) and a system bus (113) connected with an input/output device (105), are connected to a trident path connection control means (103).
プロセッサ(101)が接続されたプロセッサバス(111)と、メインメモリ(104)が接続されたメモリバス(112)と、入出力デバイス(105)が接続されたシステムバス(113)とが三叉路接続コントロール手段(103)に接続される。 - 特許庁 - To provide a control unit of an internal combustion engine capable of suppressing early malfunction of a non-volatile memory as the number of times of executing a memory update process reaches to its upper limit value.
記憶更新処理の回数がその上限値に達すること伴って不揮発性メモリが早期に故障することを抑制することのできる内燃機関の制御ユニットを提供する。 - 特許庁 - The control section 5 selects a memory 4 for an input to a changeover device 7 to allow a recorder 8 to record unrecorded information stored in the memory 4 onto a recording medium for a prescribed time.
制御部５では、切り替え器７の入力をメモリ４側に切り替えてメモリ４に記憶されている未録画情報を記録器８で記録媒体に所定時間記録する。 - 特許庁 - To provide a controller, a memory card and its control method for normally making a response to host equipment which issues a command in a sequence which is not suitable for the specifications of a memory card.
メモリカードの仕様に合わないシーケンスでコマンドを発行してくるホスト機器に対して、正常に応答することが可能なコントローラ、メモリカード及びその制御方法を提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
