「Control Memory」を含む例文一覧(13716)
＜前へ 1 2 .... 82 83 84 85 86 87 88 89 90 .... 274 275 次へ＞- After that, a built-in memory 5 or the like stores the compressed image data via a PCMCIA control section 14 as a still picture file.
その後、この圧縮画像データは、PCMIA制御部１４を介して静止画ファイルとして内蔵Memory５等に格納される。 - 特許庁 - Drivers 103, 114, 105 input a write-in mode signal, and perform write-in control for the memory cells 101, 102.
ドライバ１０３，１１４，１０５は、書き込みモード信号を入力して、メモリセル１０１，１０２への書き込み制御を行う。 - 特許庁 - The library device transfers the cartridges 1 based on the control information stored in the memory 121 of the cartridge 1.
また、ライブラリ装置が、上記カートリッジ１のメモリ１２１内の制御情報に基づいて、カートリッジ１の搬送動作を行う。 - 特許庁 - An image forming apparatus 1 comprises a control unit, a connection interface 31, an external memory 33 and an image forming unit.
この画像形成装置１は、制御部と、接続用インターフェース３１と、外部メモリ３３と、画像形成部とを備えている。 - 特許庁 - A vertical enlargement control circuit 110 reads the video signal out of the memory 103 in a line cycle corresponding to an enlargement scale.
垂直拡大制御回路１１０は拡大率に応じたライン周期でメモリ１０３から映像信号を読みだす。 - 特許庁 - Also, in the midst of changing an address, write-in of a test pattern for a semiconductor memory in a write-in control command section is prohibited.
また、アドレスの変更途中は、書き込み制御指令部にて半導体メモリへのテストパターンの書き込みを禁止する。 - 特許庁 - A control section acquires the measured distance (S2) and acquires a focal position and a display attribute from a table in a memory (S3).
制御部は測距された距離を取得し（Ｓ２）、合焦位置および表示属性をメモリ上のテーブルから取得する（Ｓ３）。 - 特許庁 - And the memory board 3 can be detached from the processor board 1 after update of the various control program is completed.
そして、各種制御プログラムの更新が終了した後は、プロセッサボード１からメモリボード３を取り外すことができる。 - 特許庁 - To provide a high-speed counter circuit which produces digital counts, with a plurality of bits to control the timing of operations in a memory device.
メモリデバイスでの動作タイミングを制御するための複数のビットを伴うデジタルカウントを生成する、高速計数回路 - 特許庁 - Since refresh control can be performed from a memory controller also in the power-down mode, access is performed without a delay after release of power-down.
パワーダウンモードにおいてもメモリコントローラからリフレッシュ制御が行えるので、パワーダウン解除後に遅滞なくアクセスできる。 - 特許庁 - To provide a data transfer control unit capable of effectively using a memory even when data of a small capacity are received consecutively.
容量の小さなデータを連続で受信した場合にもメモリを有効に利用できるデータ転送制御装置とする。 - 特許庁 - A reproduction control part 14 controls a reproduction sequence or reproduction time of the image data recorded on the memory card M.
再生制御部１４では、メモリカードＭに記録された画像データの再生順序又は再生時間を制御する。 - 特許庁 - The control part 52 can delete an IC stored in the nonvolatile memory 34 by infrared communication.
また制御部５２は赤外線通信にて不揮発性メモリ３４に記憶されたＩＣを消去させることも可能である。 - 特許庁 - In transferring data from the image memory access control part 11, the data to be transferred are previously prepared in a data buffer 26.
画像メモリアクセス制御部11からデータを転送する場合は、転送すべきデータを予めデータバッファー26に用意しておく。 - 特許庁 - A periodical error is added to parity data b by a parity control circuit 7 to be written into the memory circuit 3.
このときパリティデータｂは、パリティ制御回路７によって周期的な誤りが付加され、メモリ回路３に書き込まれる。 - 特許庁 - The integrated circuit test system comprises a control computer 10, an integrated circuit tester 20 and an external memory 30.
集積回路試験システムは、制御コンピュータ10，集積回路試験装置20及び外部記憶装置30を有して構成されている。 - 特許庁 - A card access control part 37 always permits a host device 7 to read a file from a memory card 5 through a printer 1.
カードアクセス制御部３７は、プリンタ１を介してホスト装置７がメモリカード５からファイルを読み出すことは常に許可する。 - 特許庁 - To provide an easily operable information processor, a control method thereof and a computer-readable memory.
装置の操作を容易に実行することができる情報処理装置及びその制御方法、コンピュータ可読メモリを提供する。 - 特許庁 - The memory devices also include a column decoder, a data register buffer unit, a row decoder, an erase control unit, and an input/output buffer unit.
メモリデバイスは、列デコーダ、データレジスタバッファ部、行デコーダ、消去制御部、及び入力／出力バッファ部とを含んでいる。 - 特許庁 - That is, when an erasure control signal indicates the first erasure mode, erasure of data is performed with a memory block unit.
すなわち、消去制御信号が第１消去モードを示すとき、データの消去は、メモリブロック単位で実行される。 - 特許庁 - A memory address value of the address counter 41 is changed according to pixel control data, and then black pixel data to be output is changed.
画素制御データに応じてアドレスカウンタ４１のメモリアドレス値を変更し、出力する黒画素データを変更する。 - 特許庁 - To reduce the power consumption of a display control unit equipped with a volatile memory requiring refresh operation to hold storage.
記憶の保持にリフレッシュ動作を要する揮発性メモリを備えた表示制御装置の消費電力を低減する。 - 特許庁 - NON-VOLATILE MEMORY DEVICE INCLUDING LOCAL CONTROL GATE ON A PLURALITY OF ISOLATED WELL REGIONS AND RELATED METHOD AND SYSTEM
複数の分離されたウェル領域上のローカルコントロールゲートを含む不揮発性メモリ装置及び関連する方法とシステム - 特許庁 - Relative spectroscopic intensity is determined for each wavelength using a steady light source and stored in the memory section 12 of a control section 11.
定常光源を用いて波長ごとの相対分光強度を求め、コントロール部１１のメモリ部１２に記憶させる。 - 特許庁 - A column address buffer 18 generates a column address Yj for a memory cell array 22 according to a column address control signal ϕ3.
列アドレスバッファ１８は列アドレス制御信号φ３に従ってメモリセルアレイ２２に対する列アドレスＹｊを生成する。 - 特許庁 - Then, the controller 1 controls the peripheral equipment 2 by using the control program copied to the program memory 9.
そして、制御装置１はこのプログラムメモリ９にコピーされた制御プログラムを用いて周辺装置２の制御を行う。 - 特許庁 - A data storage part (nonvolatile memory or the like) shared and used by various control systems loaded on a vehicle is utilized.
車両に搭載される様々な制御システムが共有して使用するデータ記憶部（不揮発性メモリ等）を利用する。 - 特許庁 - The control data stored in the memory card 30 can be confirmed and edited by the run of the confirmation and edition program.
メモリカード３０に記憶されている制御データは、確認編集プログラムの起動に基づいて、確認編集可能となる。 - 特許庁 - Thus, unnecessary use of the job storage memory 36 is reduced to efficiently execute and control print.
これによって、ジョブ格納メモリ３６の不必要な浪費を低減して、印刷実行・制御を効率化することができる。 - 特許庁 - Relation between the position of the present station and a control area (a) of the base station is stored preliminarily in a memory part 21 as a deciding table.
メモリ部21には自局位置と基地局の制御エリアａとの関係が判定テーブルとして予め記憶されている。 - 特許庁 - An SRAM (Static Random Access Memory) system 1 has an SRAM array 2, a storage part 3, a search part 4 and a power control part 5.
ＳＲＡＭシステム１は、ＳＲＡＭアレイ２と、格納部３と、検索部４と、電力制御部５とを有している。 - 特許庁 - To provide a DMA control method and a DMA controller for preventing access to a memory area for another channel.
他のチャネル用のメモリ領域へのアクセスを防止できるＤＭＡ制御方法及びＤＭＡコントローラを提供する。 - 特許庁 - A control means has a memory part, where the dot pattern data of numbers to be displayed in the liquid crystal display element 2 are stored.
制御手段は、液晶表示素子２２に表示させる数字のドットパターンデータを記憶した記憶部を有している。 - 特許庁 - To provide a control method of a memory system capable of easily increasing performance at an arbitrary timing for a user.
ユーザにとって任意のタイミングで容易に性能を向上させることが可能なメモリシステムの制御方法を提供する。 - 特許庁 - To appropriately control communication by suppressing variation of estimation of average reception quality by every slot with a small capacity of memory.
少ないメモリでスロット毎の平均受信品質の推定ばらつきを抑えて適切な通信の制御を可能とすること。 - 特許庁 - In the case of the 'output OK', control that continue the printing of the remaining copies is performed (S4) by using the print data of the image memory.
”出力ＯＫ”のときは、画像メモリの印刷データを用いて残り部数の印刷を続ける制御を行う（Ｓ４）。 - 特許庁 - The information terminal device includes a display 5, a key input unit 6, a memory 7 and a control circuit 2.
本発明に係る情報端末装置は、ディスプレイ５、キー入力装置６、メモリ７及び制御回路２を具えている。 - 特許庁 - The control circuit 10 controls the operation of each section of the synchronous semiconductor memory synchronizing with the double frequency multiplied signal 108.
制御回路１０は、２逓倍信号１０８に同期して、同期型半導体記憶装置の各部の動作を制御する。 - 特許庁 - To provide a dynamic semiconductor memory in which a refresh operating current is deceased and a refresh control method.
リフレッシュ動作電流を特段に減少させるダイナミック型半導体記憶装置及びリフレッシュ制御方法の提供。 - 特許庁 - A memory control circuit 8 controls data writing and erasure of an EEPROM 6 in a microcomputer.
メモリ制御回路８は、マイクロコンピュータに内蔵されたＥＥＰＲＯＭ６へのデータの書き込みおよび消去を制御する。 - 特許庁 - To provide an electronic control device capable of precisely writing data in a backup memory while suppressing a processing load of a CPU.
ＣＰＵの処理負荷を抑えつつ、バックアップメモリに的確にデータを書き込むことができる電子制御装置を提供する。 - 特許庁 - In an illumination unit 1, radio communication with a PC 2 is carried out and a control program 101 is obtained and accommodated in a memory 142.
照明ユニット１は、ＰＣ２と無線通信を行い、制御プログラム１０１を取得し、メモリ１４２に格納する。 - 特許庁 - The instruction fetch control circuit 22 fetches an instruction code from an instruction memory 3 corresponding to a received interruption request.
命令フェッチ制御回路２２は、受け付けられた割込み要求に応じて、命令メモリ３から命令コードをフェッチする。 - 特許庁 - The nonvolatile semiconductor storage device has a memory cell array, a first wiring, a second wiring and a control circuit.
一態様に係る不揮発性半導体記憶装置は、メモリセルアレイ、第１配線、第２配線、及び制御回路を有する。 - 特許庁 - A control circuit 7 writes the first to n-th threshold voltage in the memory cell according to input data.
制御回路７は、入力データに応じて前記メモリセルに前記第１乃至第ｎ閾値電圧のいずれかを書き込む。 - 特許庁 - A control circuit applies a voltage required for the forming operation of the memory cell via the first wiring and the second wiring.
制御回路は、第１及び第２配線を介してメモリセルのフォーミング動作に必要な電圧をメモリセルに印加する。 - 特許庁 - Memory cells M of (m×n) pieces are allocated to corresponding control lines CL and corresponding bit lines BL respectively.
（ｍ×ｎ）個のメモリセルＭはそれぞれが対応する制御ラインＣＬおよび対応するビットラインＢＬに割り当てられている。 - 特許庁 - According to the determination result, an access control circuit AC specifies an area to be accessed, from the memory arrays ARY0, ARY1.
アクセス制御回路ＡＣは、その判定結果にしたがって、メモリアレイＡＲＹ０、ＡＲＹ１からアクセス先を特定する。 - 特許庁 - Meanwhile, when no target block data is stored in the cache memory, the cache control circuit reads the target block data from a DRAM.
一方、キャッシュメモリに目的のブロックデータが格納されていない場合には、ＤＲＡＭから目的のブロックデータを読み込む。 - 特許庁 - To provide a control technique for checking reasonability of a data, when using a memory with an error.
誤りのあるメモリを利用する上で、データの正当性をチェックするための管理技術を提供することを課題とする。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
