「Control Memory」を含む例文一覧(13716)
＜前へ 1 2 .... 85 86 87 88 89 90 91 92 93 .... 274 275 次へ＞- To eliminate a deviation between the present position of a door stored by a control circuit in a memory and an actual present position of the door.
制御回路がメモリに記憶しているドアの現在位置と、ドアの実際の現在位置との間のずれを解消する。 - 特許庁 - Set data for specifying the specifications of both indicating needles 50 and 60 are stored in a memory of a control circuit in the instrument body D.
両指針５０、６０の仕様を特定する設定データは、計器本体Ｄ内の制御回路のメモリに格納される。 - 特許庁 - In this case, a load detection section DECT compares a data quantity stored in a memory section MEM with a threshold value to report the result to a control section CTL.
その際、負荷検出部DECTがメモリー部MEMに蓄積されるデータ量としきい値を比較して制御部CTLに報告する。 - 特許庁 - This motor control unit 276 is provided with derailleur position input part, a memory device 414, and a motor drive unit 413.
このモータ制御ユニット２７６は、ディレーラ位置入力部と、記憶装置４１４と、モータ駆動装置４１３とを備えている。 - 特許庁 - A system control section refers to a buffer memory management table and determines a value of a BUFF1_NUM to be a fixed or variable value depending on a setting photographing mode.
バッファメモリ管理テーブルを参照し、設定された撮影モードからBUFF1_NUMの値が固定的または可変値として定まる。 - 特許庁 - A remote control device 4 is provided with the reproduction key of the service information from the large capacity memory 2, a speech key, and a microphone or the like.
リモコン４には、大容量メモリ２からのサービス情報の再生キーや，通話キー，マイクなども設けられている。 - 特許庁 - A history update processing section 22 in a control section 9 stores history information at reception channel switching to a memory 12.
制御部９内の履歴更新処理部２２は、受信チャンネルを切り替える際の履歴情報をメモリ１２に記憶する。 - 特許庁 - The control means 10 has all of the decoded images of the decoding cache memory 15 deleted at the start or end of the new scenario.
制御部１０は、新規シナリオの開始時又は終了時に、デコードキャッシュメモリ１５のデコード画像を全て削除させる。 - 特許庁 - The RAM control circuit 9 has the forming function of an ACK signal for informing completion of access to the external memory 10.
ＲＡＭ制御回路9は外部メモリ10へのアクセスが完了したことを知らせるACK信号の生成機能を有する。 - 特許庁 - Next, the device 1 transmits the image data stored in the volatile memory 21 to a destination designated by an e-mail job control part 23.
揮発性メモリ２１に記憶された画像データを、電子メールジョブ制御部２３で指定された宛先に送信する。 - 特許庁 - To perform display control contributing to the improvement of convenience of a user when an external memory is mounted on an image forming apparatus.
画像形成装置に外部メモリを装着した時に、ユーザの利便性向上に寄与する表示制御を行わせる。 - 特許庁 - A control section 4 reads the measured display time from the display time measuring part 9, and writes the time into a nonvolatile memory 7.
制御部４は、表示時間計測部９から、計測された表示時間を読み出し、不揮発メモリ７に書き込む。 - 特許庁 - The remote controller controlling devices consists of a memory 1, an entry section 2, a transmission section 4, and a control section 5.
複数の機器を操作するリモコンは、メモリ１と、入力部２と、送信部４と、制御部５と、から構成されている。 - 特許庁 - To provide an SDRAM refresh control device for suppressing decrease in data transfer efficiency of a memory resulting from refresh processing.
リフレッシュ処理に起因するメモリのデータ転送効率低下を抑制できるＳＤＲＡＭリフレッシュ制御装置を実現する。 - 特許庁 - Further, the printer 5 is connected to an OUTPUT1 of the memory 3 by an image bus 4, and the network control part 7 is connected to an OUTPUT2 of the memory 3 by an image bus 8.
また、プリンタ５は画像バス４によりメモリ３のＯＵＴＰＵＴ１に接続され、ネットワーク制御部７は画像バス８によりメモリ３のＯＵＴＰＵＴ２に接続されている。 - 特許庁 - A CPU 5, an operation memory 6, a nonvolatile memory 7, a ROM 8, a speaker 9, a microphone 10, an input part 11, a display control part 13, and a transmitting and receiving part 15 are connected through a bus 16.
ＣＰＵ５、作業用メモリ６、不揮発性メモリ７、ＲＯＭ８、スピーカ９、マイク１０、入力部１１、表示制御部１３、送受信部１５が、バス１６を介して接続されている。 - 特許庁 - To provide a nonvolatile semiconductor memory device, and a control method therefor, in which the write operation of a multilevel data is controlled in consideration of the influence of capacity between floating gates of adjacent memory cells.
隣接するメモリセルのフローティングゲート間容量の影響を考慮して多値データの書き込み動作を制御する不揮発性半導体記憶装置及びその制御方法を提供する。 - 特許庁 - To provide a process cartridge which is provided with a nonvolatile memory for storing prescribed information corresponding to an address and which can simplify control of access to the nonvolatile memory.
アドレスに対応して所定の情報を記憶する不揮発性メモリを備えたプロセスカートリッジであって、不揮発性メモリに対するアクセスに関する制御を簡素化できるものを提供する。 - 特許庁 - The music distribution terminal 8a comprises an antenna 1, the wireless circuit part 2, a control part 3a, a means 4 for reading and writing the memory card, the memory card 5, a reproduction part 6, and an earphone jack 7.
音楽配信端末８ａは、アンテナ1と、無線回路部２と、制御部３ａと、メモリカード読み書き手段４と、メモリカード５と、再生部６と、イヤホンジャック７と、で構成される。 - 特許庁 - The memory control circuit includes; a separation circuit for separating the pixel data into the high-order bit portion and a low-order bit portion; and a low-order bit processing circuit for storing the low-order bit portion in the frame memory.
メモリ制御回路は、画素データを、上位ビット部分と下位ビット部分とに分離する分離回路と、下位ビット部分をフレームメモリに記憶する下位ビット処理回路とを含む。 - 特許庁 - A personal computer includes an antenna 16, a tuner 17, a control unit 21, an HDD 22 as an image data memory, a frame memory 23, a network connection section 24, an external interface 25 and so on.
パーソナルコンピュータは、アンテナ１６、チューナ１７、制御部２１、画像データ記憶部としてのＨＤＤ２２、フレームメモリ２３、ネットワーク接続部２４および外部インターフェイス２５などを有する。 - 特許庁 - A control section 31 acquires the operating state and the consumed current of each electronic device at a prescribed time interval and respectively stores resulting data to an operating state buffer memory 313 and a power consumption buffer memory 314.
制御部３１は所定時間間隔で各デバイスの動作状態と消費電流とを取得し、それぞれ動作状態バッファメモリ３１３、消費電力バッファメモリ３１４に格納する。 - 特許庁 - The control unit controls the operation of writing data in the data storage memory cell, and storing of the flag information in the flag memory cell in association with the writing or erasing operation.
制御部はデータ格納メモリセルへのデータの書込み動作を制御する一方、書込み動作または消去動作に関係してフラグメモリセルへのフラグ情報の格納を制御する。 - 特許庁 - In addition, a switch control section gives a timing of reading out the data strings and of writing it in after the filtering via a switch table which makes the addresses of the input data memory (20) correspond to that of the output data memory (40).
又、入力データメモリ（２０）と出力データメモリ（４０）のアドレスとを対応付けたスイッチテーブルでスイッチング制御部が読み出しと、フィルタ経由後の書き込むタイミングを与える。 - 特許庁 - To construct printing environment reduced in the generation ratio of print overrun to the utmost at a low cost by maximally utilizing the memory resources of a printing control device without increasing memory resources.
記憶資源を増設することなく、装置の記憶資源を最大限利用して、最大限プリントオーバーランの発生率を減少した印刷環境を低価格に構築すること。 - 特許庁 - A common insert port 51 for the memory stick (R) 10, the SD card (R) 20 and the memory stick Duo (R) 30 is provided and a control mechanism is provided at a depth part of the insert port 51.
メモリースティック（商標）１０とＳＤカード（商標）２０とメモリースティックＤｕｏ（商標）３０に共通の挿入口５１を有し、挿入口５１の奥部に、制御機構を有する。 - 特許庁 - When any of a plurality of memory parts can be deleted, the second control part issues a delete command after the write operation of any of memory parts which respond to the write command.
第２制御部は、複数のメモリ部のいずれかに消去可能なメモリ部があるときに、書き込みコマンドに応答するメモリ部のいずれかの書き込み動作後に消去コマンドを発行する。 - 特許庁 - To realize a control system in which the variation of the times for writing, erasing and reading data in/from memory cells among rectors in each of semiconductor memory chips are smoothed out and which has high sequential access performance.
不揮発性半導体メモリチップの、書き込み時間、消去時間、読み出し時間のセクタ毎のばらつきを吸収し、かつ、高いシーケンシャルアクセス性能を持つ、制御方式を実現する。 - 特許庁 - When the compression image data and the compression attribute data are read from the image memory, an image memory control part reads one line by one line or a plurality of the lines by a plurality of the lines basis in parallel from a higher-order address side.
画像メモリ制御部は、画像メモリから圧縮画像データ及び圧縮属性データを読込む場合、上位アドレス側から１ライン又は複数のライン毎に並行して読込む。 - 特許庁 - This cordless iron is equipped with a flash micro-computer 11 having a built-in flash memory 12 as a control means, and is constituted in such a manner that various kinds of action states regarding the cordless iron can be recorded in the flash memory 12.
フラッシュメモリ12を内蔵した制御手段としてのフラッシュマイコン11を備え、フラッシュメモリ12にコードレスアイロンに関わる種々の動作状態を記録するように構成する。 - 特許庁 - The nonvolatile semiconductor storage device is provided with: first and second nonvolatile semiconductor memory cells (M); and write control circuits (3 to 8) for simultaneously applying a plurality of write pulses to the first and second memory cells to write them.
第１、第２の不揮発性半導体メモリセル(M)と、第１、第２のメモリセルに同時に複数の書き込みパルスを印加して書き込みを行う書き込み制御回路(3〜8)とを備える。 - 特許庁 - To provide a computer system provided with a nonvolatile semiconductor memory being electrically erasable of which memory control can be simply performed and which is easy to use.
電気的に消去が可能にされた不揮発性半導体記憶装置のメモリ管理が簡便に行え、使い勝手を良くした不揮発性半導体記憶装置を備えたシステムを提供する。 - 特許庁 - A detrapping pulse supply circuit 19 in which after data are written in the memory cell, a detrapping pulse is supplied to the control gate of the memory cell, and electric charges are taken off from the second insulation film, is included.
メモリセルにデータが書き込まれた後に、デトラップパルスをメモリセルの制御ゲートに供給して、第２絶縁膜から電荷を引き抜くデトラップパルス供給回路１９が設けられている。 - 特許庁 - Then the unit 2 includes a control circuit 20, an operating part 21, an identification number storage part 22, a confirmation request command storage part 23, a volatile memory 24, a nonvolatile memory 25 and a transmitting/ receiving part 26.
ＤＣＰユニット２に制御回路２０、操作部２１、識別番号記憶部２２、確認要求コマンド記憶部２３、揮発性メモリ２４、不揮発性メモリ２５、送受信部２６を設ける。 - 特許庁 - To provide an electronic controller capable of accurately executing the data initialization of a data memory when parameter allocation in the data memory is changed according to the change of a control program.
制御プログラムの変更によりデータメモリにおけるパラメータ割付が変更される場合において、データメモリのデータ初期化を的確に実施することができる電子制御装置を提供する。 - 特許庁 - To provide a cache memory controller, a cache memory control method, a central processor, an information processor, and a central processing method, reducing a waiting time of a demand fetch process waiting a prefetch process.
プリフェッチ処理を待つディマンドフェッチ処理の待ち時間を短縮するキャッシュメモリ制御装置、キャッシュメモリ制御方法、中央処理装置、情報処理装置、中央処理方法を提供する。 - 特許庁 - To easily realize necessary function and performance such as a protocol for high-speed memory access without incorporating any complex input/output circuit or control circuit for high-speed operation in a mounted memory.
実装するメモリに高速動作のための複雑な入出力回路や制御回路を取り込まなくても、高速メモリアクセスの為のプロトコルなど必要な機能や性能を容易に実現する。 - 特許庁 - The processor bus 111 connected with a processor 101, the memory bus 112 connected with a main memory 104 and the system bus 113 connected with an input/output device 105 are connected to a trident path connection control means 103.
プロセッサ101が接続されたプロセッサバス111と、メインメモリ104が接続されたメモリバス112と、入出力デバイス(105)が接続されたシステムバス113とが三叉路接続コントロール手段103に接続される。 - 特許庁 - A memory state decision part 131 determines the current data storage period Tretent of the nonvolatile memory 140, and notifeis a display control part 120.
メモリ状態判断部１３１では、得られた書き換え回数から不揮発性メモリ１４０の現在のデータ保持期間Ｔｒｅｔｅｎｔを決定し表示制御部１２０へ通知する。 - 特許庁 - To provide a memory control unit capable of efficient data transmission and reception, having a low power consumption mode such as self-refresh by means of a clock enable signal, in addition to refresh, in case that the memory being connected is a synchronous DRAM, and capable of efficiently performing the refresh and the self-refresh.
効率よくデータの送受信が可能であり、また、接続されるメモリが同期式のＤＲＡＭの場合、セルフリフレッシュを効率よく行い、低電力化を図る。 - 特許庁 - A picture memory control section 206 consecutively stores all data of one picture which is newly decoded to the consecutive storage area comprising one picture area of the picture memory 203 or more.
ピクチャメモリ制御部２０６は、新たに復号化されたピクチャ１枚分の全データを、ピクチャメモリ２０３の１以上のピクチャ領域からなる連続した記憶領域に連続して格納する。 - 特許庁 - The flash memory is provided with a control circuit part and a data storage part and the data storage part is provided with a memory management area 2a and a data storage area 2b to download the information contents.
フラッシユメモリは制御回路部とデータ保存部とを有しており、データ保存部はメモリ管理領域２ａと情報コンテンツをダウンロードするためのデータ保存領域２ｂとを有している。 - 特許庁 - The information on the number of times of writing in a memory cell array 101 is read from an address control memory cell 105 by a reading circuit 196, and passed to a word line decoder 103.
メモリセルアレイ１０１に書き込み動作を行った回数に関する情報を、アドレス制御用メモリセル１０５から読み出し回路１０６により読み出し、ワード線デコーダ１０３に渡す。 - 特許庁 - A control circuit 22 of the semiconductor memory 2 generates a 10 bit address with the first address information as a high order 4 bit and the second address information as a low order 6 bit, and outputs it to a memory array 21.
半導体メモリ２のコントロール回路２２は、第１アドレス情報を上位４ビット、第２アドレス情報を下位６ビットとして１０ビットのアドレスを生成し、メモリアレイ２１に出力する。 - 特許庁 - A word line control circuit selects any one of the plurality of memory blocks according to the internal address signal, and also activates any one of the plurality of word lines in the selected memory block.
ワード線制御回路は、内部アドレス信号に応じて、複数のメモリブロックのいずれかを選択するとともに、選択したメモリブロックにおける複数のワード線のいずれかを活性化させる。 - 特許庁 - On a synchronizing mode, for instance, a precharge operation in a core section of a memory device 11 according to a control circuit 12 of the memory device is executed in accordance with a rise of chip enable signal/CE1.
たとえば、同期モード時においては、チップイネーブル信号／ＣＥ１の立ち上がりに応じて、メモリ装置の制御回路１２による、メモリ装置１１のコア部のプリチャージ動作を実行する。 - 特許庁 - The master pressure control device 3 writes the failure diagnostic information once in a volatile memory when detecting failure, and writes the failure diagnostic information in the nonvolatile memory in system shut-down.
マスタ圧制御装置３は、故障検出時に故障診断情報を一旦、揮発性メモリに書込み、システムシャットダウン時に、その故障診断情報を不揮発性メモリに書込む。 - 特許庁 - To efficiently access a nonvolatile memory and to reduce the communication data amount between CPUs, in an electronic control unit for sharing one nonvolatile memory by the plural CPUs.
複数のＣＰＵで一つの不揮発性メモリを共用する電子制御装置において、不揮発性メモリへ効率良くアクセスすると共に、ＣＰＵ間の通信データ量を削減する。 - 特許庁 - A memory card control part 11 reads image data recorded on a memory card M, an image decoding part 12 decodes image data, and an image displaying part 13 reproduces the decoded image data.
メモリカード制御部１１では、メモリカードＭに記録された画像データを読み出し、画像復号部１２では画像データを復号し、画像表示部１３では復号された画像データを再生する。 - 特許庁 - To provide a memory control circuit capable of reading data from a nonvolatile memory in a designated period starting from power-on of power source voltage without interposing any software.
電源電圧投入時からの所定期間において、ソフトウェアが介在することなく、不揮発性メモリからデータを読み出すことが可能となるメモリ制御回路を提供することを目的とする。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
