A decoder 321 reads the position relating information attached to the header part of the multimedia file and regulates the spatial positional relation of each visible track by each unchanged period on the basis of the read position relating information to display the presentation. デコーダ321側では、マルチメディアファイルのヘッダ部分に付加された位置関係情報を読み出し、該読み出した位置関係情報に基づいて不変期間毎に各可視トラックの空間的位置関係を調節して当該プレゼンテーションの表示を行う。 - 特許庁
To provide a method of storing a stream for digital broadcast mainly directed to facilitating connection to MPEG 2 decoder when a stream is stored in a receiver for digital broadcast and to perform retrieval of required information quickly when a trick play is performed. デジタル放送用受信機にストリームを蓄積する際、MPEG2デコーダとの接続を容易にし、トリックプレイを行う際、必要な情報の検索を高速に行うことを主目的とした、デジタル放送用ストリームの蓄積方法を提供する。 - 特許庁
A data processing apparatus includes a data engine 6 having an instruction decoder 18 for generating one or more control signals 24 to control a processing circuit 20 to perform data processing operation designated by a decoded program instruction. データ処理装置は、デコードされたプログラム命令によって指定されるデータ処理動作を行うように処理回路20を制御するために、1つ又は複数の制御信号24を生成するための命令デコーダ18を有する、データ・エンジン6を含む。 - 特許庁
After the packet buffer receives a packet, the FEC decoder reads the packet and performs XOR arithmetic operation on the packet, as part of FEC processing, without waiting for reception of an entire frame (or any arbitrary subsequent packet of the frame, actually). パケット・バッファがパケットを受信した後に、FECデコーダは、このパケットを読み取り、FEC処理の一部として、フレーム全体(または、実際にはフレームの任意の後続パケット)を受信するのを待つことなく、このパケットに対してXOR演算を実行する。 - 特許庁
To recognize a group of multi-viewpoint images constituting stereoscopic vision images even if encoded data are decoded from the middle at a decoder, when multiplexing and encoding the multi-viewpoint images constituting the stereoscopic vision images. 立体視画像を構成する多視点の画像を多重化して符号化する場合に、復号装置において符号化データを途中から復号する場合であっても立体視画像を構成する多視点の画像の組を認識することができるようにする。 - 特許庁
In a sampling-rate-converter, the sampling frequency of the audio data of the base band supplied from a decoder is matched with the rate of a second audio master clock generated from the frequency signals of an exclusive crystal oscillator provided near a second transmitter. サンプリング・レート・コンバータにて、デコーダより供給されたベースバンドのオーディオデータのサンプリング周波数を、第2のトランスミッタの近傍に設けられた専用の水晶発振器の周波数信号から生成された第2のオーディオ用のマスタークロックのレートに合わせる。 - 特許庁
A decoder device receives the first version of the first portion of the multimedia data that has been inter-coded and the second version of the first portion of the multimedia data that has been intra-coded, and selectively decodes the received first and second versions. 復号器装置は、インター符号化された、マルチメディアデータの第1の部分の第1のバージョンを受信し、イントラ符号化された、マルチメディアデータの第1の部分の第2のバージョンを受信して、第1および第2の受信されたバージョンを選択的に復号する。 - 特許庁
A channel decoder C-Dec0 of a soft discrimination input soft discrimination output configuration at a receiver side applies channel decoding to the received information, a demultiplexer DMux demultiplexes the information into signals corresponding to the respective information set, and corresponding channel decoders C-Dec1, C-Dec2 apply channel decoding to the information sets. 受信側では、軟判定入力軟判定出力構成の通信路復号器C-Dec0で通信路復号したのち、分離器DMuxでそれぞれの情報に対応する信号に分離し、それぞれ対応する通信路復号器C-Dec1、C-Dec2で通信路復号する。 - 特許庁
Before starting reverse reproduction, the picture of the access point is stored in a frame memory prepared for reverse reproduction which differs from a frame memory of a decoder, and in the reverse reproduction, pictures after the access point are decoded while referring to the data stored in the frame memory. アクセスポイントのピクチャーを、逆再生を開始する前に、デコーダーのフレームメモリーとは別の逆再生用に用意されたフレームメモリーに保存し、逆再生時はフレームメモリーに保存されたデータを参照して、アクセスポイント以降のピクチャーをデコードする。 - 特許庁
In reproducing a program from the HDD recorder 109, a decoder LSI 107 decodes a reproduced signal, and a video processing part 110 applies format conversion to the decoded video signal in accordance with the image contour information stored in the RAM 113. HDD記録装置109から番組を再生する際には再生信号をデコーダLSI107によりデコードし、映像処理部110はデコードされた映像信号をRAM113に記憶されている画郭情報に応じてフォーマット変換する。 - 特許庁
A microcomputer 110 has a function to read out the video contents from the HDD 105 or the optical disk 120 and to perform ordinary reproduction by controlling a decoder section 108, an OSD 113, an ATAPI I/F section 104, etc., and a function to perform special reproduction. マイクロコンピュータ110は、HDD105又は光ディスク120より映像コンテンツを読み出し、デコーダ部108、OSD113、ATAPI I/F部104等を制御して通常再生する機能及び特殊再生する機能を有する。 - 特許庁
In the other decoder, on the basis of the error detected by the decoding part, an error occurrence rate is detected by an error occurrence rate detecting part and when the decoding part detects an error, corresponding to the error occurrence rate, the error concealment processing part performs error concealment processing. 他の復号装置では、復号部で検出されたエラーに基づいてエラー発生率検出部でエラー発生率を検出し、復号部がエラーを検出した場合、エラーコンシールメント処理部は、エラー発生率に応じてエラーコンシールメント処理を行う。 - 特許庁
During speech, the number of error bits is outputted from a channel decoder 18 and, when the number of error bits per unit time exceeds a prescribed threshold, a speech synthesizer 36 synthesizes a message reporting the deterioration of the communication quality and supplies the message to an amplifier 21. 通話中のエラービット数がチャンネルデコーダ18から出力され、単位時間当たりのエラービット数が所定のしきい値を越えると、音声合成装置36によって通信品質の劣化を通知するメッセージが合成され、アンプ21に供給される。 - 特許庁
Branch metric calculation is carried out by using an average expected value obtained by sequentially executing branch metric calculation of the viterbi decoder and training or by using a predicted error value between an output signal from the partial response equalizer and an expected value calculated from a noise dispersion value obtained by sequential calculation. ビタビ復号器のブランチメトリック演算を逐次演算により算出する平均期待値及びトレーニングあるいは、逐次演算による雑音分散値から算出した期待値との予測誤差値を用いてブランチメトリック演算を行なう。 - 特許庁
A decoder 12 decodes the imbedded encoded data resulting from imbedding the attached information to the encoded data into encoded data encoded according to the encoding rule so as to decode the attached information and decodes the encoded data into the image data. 復号器12では、符号化データに付加情報が埋め込まれた埋め込み符号化データを、符号化ルールにしたがって符号化された符号化データに復元することにより、付加情報が復号され、さらに、符号化データが、画像データに復号される。 - 特許庁
The CPU is provided with an instruction register (5) for fetching an instruction; an instruction decoder (6) for decoding the fetched instruction; an integrated arithmetic circuit (7); a first register (8); and a control circuit (9) for controlling them based on the decoded instruction. CPUは、命令をフェッチする命令レジスタ(5)と、フェッチされた命令をデコードする命令デコーダ(6)と、積算演算回路(7)と、第1レジスタ(8)とを有し、さらに、デコードされた命令に基づいてこれらを制御する制御回路(9)等を有する。 - 特許庁
To solve a problem of a conventional Viterbi decoder that it cannot maintain excellent recording performance on the occurrence of unarranged shapes of recording marks due to a medium characteristic and nonlinear distortion in a reproduced waveform when data recorded on a recording medium are reproduced by using a Viterbi algorithm. 従来は、ビタビアルゴリズムを用いて記録媒体に記録された被記録データの再生を行う際、媒体特性に起因する記録マーク形状の不揃いや、再生波形の非線形歪みが生じた場合、良好な再生性能を維持できない。 - 特許庁
The receiver 100 is applied to a communication system which allocates part of frequency band by scheduling, and an RB position notifying portion 115 extracts RB position information and reports it based on CCH information decoded by a decoder 114. 受信装置100は、スケジューリングによって一部の周波数帯域を割り当てる通信システムに適用され、RB位置通知部115は、復号部114により復号されたCCH情報に基づいて、RB位置情報を抽出して通知する。 - 特許庁
When a user senses the deterioration of communication quality in talking between an extension and a connected telephone in a state of connecting the IP network 300 to a line interface 1, the user instructs a change of a decoder by operating an operation part 13. 回線インタフェース1にIP網300が接続された状態で内線電話機と接続先との通話が行われている時、ユーザが、通信品質が低下したことを感知すると、操作部13を操作してデコーダ変更の指示を行う。 - 特許庁
Each of the decoder 103 and the header analyzer 106 outputs an amount of shift 1 and an amount of shift 2 according to the progress of processing, and an OR circuit 104 calculates the logical OR of them to generate a shift signal for supplying to the shifters 102, 105. デコーダ103及びヘッダ解析器106のそれぞれは処理の進行に応じてシフト量1及びシフト量2を出力し、論理和回路104はこれらの論理和をとってシフト信号を生成し、シフタ102、105に供給する。 - 特許庁
To provide a stream transmission reception system, that transmits a multiplexed stream assembled into packets or cells via a digital transmission network and realizes a receiver for correcting fluctuations in a time reference value due, to delay fluctuations and supplying the corrected stream to a decoder, using a small device scale. 多重化ストリームをパケットないしセル化してディジタル伝送網経由で伝送する送受信システムにおいて、遅延揺らぎによる時刻基準参照値の揺らぎを補正して復号装置に供給する装置を、小さな装置規模で実現する。 - 特許庁
An interleaver 50 in a decoder is provided with a storage circuit 53 for storing data, and an address generating circuit 52 for generating address data for writing data in this storage circuit 53 and address data for reading data from the storage circuit 53. 復号装置におけるインターリーバ50は、データを記憶する記憶回路53の他に、この記憶回路53に対するデータの書き込み用のアドレスデータと、記憶回路53からのデータの読み出し用のアドレスデータとを発生するアドレス発生回路52を備える。 - 特許庁
If a decoder 20 selects one of the sensor cells 11 supplied with calibration signals CAL from the calibration signal line CL, a calibrating motion is conducted consisting of adjustment of the sensitivity of each sensor circuit 2 using a calibration circuit 3. 各センサセル11では、キャリブレーション信号線CLからキャリブレーション信号CALが供給されておりかつデコーダ20により選択された場合に、キャリブレーション回路3を用いてセンサ回路2の検出感度を調整するキャリブレーション動作を行う。 - 特許庁
A digital processing circuit 11 and a latch circuit 12 are formed on a single semiconductor substrate by being integrated with a CD-ROM decoder 19 composed of an input interface circuit 13, an error correcting/detecting circuit 14 and an output interface circuit 15. デジタル処理回路11及びラッチ回路12を、入力インタフェース回路13、誤り訂正/検出回路14及び出力インタフェース回路15からなるCD−ROMデコーダ19と共に単一の半導体基板上に集積化して形成する。 - 特許庁
The initializing method is applied to a digital decoder including a tuner that is capable of continuously receiving data on several frequencies and carrying a data transmission stream containing the scheduled event table wherein frequencies are transmitted by a service provider. いくつかの周波数上で連続してデータを受信できるチューナーであって、各周波数がサービスプロバイダによって送信される予定イベントテーブルを含むデータ伝送ストリームを運ぶことができるチューナーを有するデジタルデコーダに初期化方法が適用される。 - 特許庁
A decoder 6 can recognize an incremented PAT version number by +1 between the dummy TS packet and the TS after the switching, retake new PSI information from the TS after the switching and normally reproduce the TS after the switching. デコーダ6は、ダミーTSパケットと切替後TSの間でのPATバージョンナンバーの+1のインクリメントを認識することができ、切替後TSから新しいPSI情報を取り直し切替後TSを正常に再生することができる。 - 特許庁
The A/D converter of this invention is provided with a plurality of comparators 1 each comparing an analog input voltage Vin with a reference voltage and a digital decoder 2 that generates a digital signal in response to the analog input voltage Vin based on an output of each comparator 1. 本発明のA/D変換器は、アナログ入力電圧V_inを基準電圧と比較する複数のコンパレータ1と、各コンパレータ1の出力に基づいてアナログ入力電圧V_inに応じたデジタル信号を生成するデジタル・デコーダ2とを備えている。 - 特許庁
The semiconductor memory has a memory array constituted of two or more piled-up middle memory column units MM constituted of a column unit M group consisting of two or more adjoining column units, and units of Y decoder means K connected to this column unit M group. 半導体メモリ装置は、隣接する複数のコラム単位から成るコラム単位M群と、このコラム単位M群に接続するYデコーダ手段Kの単位とで構成する中メモリコラム単位MMが複数積み重なって構成するメモリアレイを有する。 - 特許庁
To provide an image decoder for reducing deterioration in the image quality of a reproduction image, by adding a correction value corresponding to the number of aborted bits for each quantization conversion coefficient, where the number of aborted bits differs, in post quantization. ポスト量子化において、破棄されたビット数が異なる量子化変換係数のそれぞれについて、破棄されたビット数に対応する補正値を加算することにより、再生画像の画質の低下を低減させる画像復号装置を提供すること。 - 特許庁
When a BML browser 103 of the receiving terminal 30 receives the BML data of the broadcast wave 41 received by a data receiving part 101 is accepted, it extracts the temporary information from the BML data and outputs the temporary information to a subtitles decoder 104. 受信端末30のBMLブラウザ103は、データ受信部101が受信した放送波41のBMLデータを受け付けると、そのBMLデータから一時情報を抽出し、その一時情報を字幕デコーダ104に出力する。 - 特許庁
In this method and system, the pixel prediction mode to be used for video coding or a coding process is estimated, a pixel prediction mode between a video coder and decoder is communicated, and an order is set for a pixel intra-prediction mode. 本発明の実施形態は、ビデオ符号化もしくは符号化プロセスに使用される画素予測モードを推定し、ビデオ符号器及び復号器の間の画素予測モードを通信し、画素イントラ予測モードの順序付けをするための方法とシステムに関する。 - 特許庁
Then, when the column pre-decoder circuit 320 fetches a column address signal, the circuit 320 holds a signal state in which a signal is outputted hitherto, and deactivates the signal group for the prescribed period based on this signal state and the pulse signal. ここで、列プリデコーダ回路320は、列アドレス信号を取り込むに際し、それまで出力していた信号状態を保持し、この信号状態および前記パルス信号に基づき所定の期間にわたって前記信号群を非活性化する。 - 特許庁
One program is selected from among the plural programs by performing logical operation between the noticing information and the information of interest outputted from each of the information decoder 3 and control information to output the program is outputted by a selection logic circuit 4. 選択論理回路4では、注目情報と各情報デコーダ3から出力された注目情報とを論理演算して、複数番組から一つの番組を選択し、この番組を出力させるための制御情報を出力する。 - 特許庁
A digital output signal Dout is obtained using a delay circuit having built-in delay elements 31-1 to 31-15 and a decoder 16 based on a synthesized value D[15:0] of step signals D_0-D_15 which varies while the time elapses. また、遅延素子31−1〜31−15を内蔵した遅延回路・デコーダ16とを用いることにより、時間が経過するのにつれて異なるステップ信号D_0〜D_15の合成値D[15:0]を基にして、ディジタル出力信号Doutを求める。 - 特許庁
A reproduction control unit 17 controls the HDD 13 and a decoder 18, thereby causing a television receiver 5 to reproduce a video-recorded program of the reproduction target channel including the reproduction start absolute time in a video-recording time band from a position corresponding to the reproduction start absolute time. 再生制御部17は、HDD13とデコード部18とを制御することで、再生開始絶対時刻を録画時間帯に含む再生対象チャンネルの録画番組を、再生開始絶対時刻に対応する位置からテレビジョン受像機5に再生させる。 - 特許庁
A decoder 9 expands the compressed image inputted via sending and receiving circuits 6 and 8, and generates a QVGA expanded image from the compressed image in the QVGA mode while generating a VGA expanded image from the compressed image in the VGA mode. デコーダ9は、送受信回路6,8を介して入力された圧縮画像を伸張し、QVGAモードの圧縮画像からQVGA伸張画像を生成するとともに、VGAモードの圧縮画像からVGA伸張画像を生成する。 - 特許庁
When all the decoding operations in the plurality of display modules are finished, a decoding end signal is output to the decoding end signal transmission line 32 from the video decoder 23, and the decoding end signal is input to a decoding start control section 15. 複数の表示モジュールにおけるデコードがすべて終了した時、映像デコーダ23からデコード終了信号伝送線32にデコード終了信号が出力され、このデコード終了信号はデコード開始制御部15に入力される。 - 特許庁
To provide a method for reading dual bit memory cells and a y- decoder system configured for reading two sides by using a multi-reference cell by reading two sides especially in reading of dual bit memory cells. 本発明の課題は、デュアルビット・メモリセルの読み取りに関し、特に、2サイドの読み取りによってマルチリファレンスセルを使用してデュアルビット・メモリセルを読み取る方法及び2サイド読取用に構成されたy−デコーダ装置を提供することを目的とする。 - 特許庁
The circuit further includes a decoder circuit that applies a decoding algorithm to the first output to yield a decoded output, and a phase shift circuit that phase-shifts the decoded output such that a second phase of the data set is provided as a phase shifted output. 復号出力を生じるように第1の出力に復号アルゴリズムを適用するデコーダ回路と、データセットの第2の位相が、位相シフトされた出力として供給される復号出力を位相シフトする位相シフト回路とを含む。 - 特許庁
When a decoder decodes data which have had start code emulation prevention data inserted, it can easily identify legitimate start codes and then can remove the start code emulation prevention data to provide the original data which are protected. 復号器は、開始符号エミュレーション防止データが挿入されているデータを復号する際、正規の開始符号を容易に特定することができ、次に、開始符号エミュレーション防止データを除去して、保護されていた元のデータを提供することができる。 - 特許庁
To provide an erasing method of a NAND flash memory device capable of preventing the leakage current of a high voltage transistor by applying a negative voltage to the well of the high voltage transistor used as an X decoder, and correcting an eraser disturbance failure. Xデコーダとして用いられる高電圧トランジスタのウェルに負の電圧を印加して高電圧トランジスタの漏れ電流を防止し、イレイザディスターバンスフェールを改善することが可能なNANDフラッシュメモリ素子の消去方法を提供する。 - 特許庁
To provide a data processor which is capable of reducing memories in storage capacity, reducing its power consumption, and furthermore increasing its processing in throughput as a whole, and to provide a wireless device, a decoder, a data processing method and a data processing program. メモリの記憶容量を減少することができ、消費電力を減少することができ、更に処理全体のスループットを向上することができるデータ処理装置、無線装置、復号装置、データ処理方法及びデータ処理プログラムを提供する。 - 特許庁
At this time, a voltage Vcc is supplied from the PC 2 and a supply voltage VDD to the CPU 11, memory controller 12, a memory 13, a decoder 14, a DAC 15, a headphone amplifier 16, etc., is set to a voltage which is higher than in reproduction. このとき、PC2側から電圧Vccが供給されて、CPU11、メモリコントローラ12、メモリ13、デコーダ14、DAC15、およびヘッドホンアンプ16等の各部への供給電圧VDDは、再生中よりも高い電圧に設定される。 - 特許庁
The observation device 8 observes the reproduction time of the decoded data of the decoder 6 and outputs a switch signal to a switching controller 10 when a time described in the display start information of the cell #1 from the a reproduction controller 3 arrives. 再生時刻観測器8は、MPEG復号器6の復号データの再生時刻を観測し、再生制御器3からのセル#1の表示開始情報に記述されている時刻になった時に、切り替え制御器10に切り替え信号を出力する。 - 特許庁
When the attribute of the packet is coincident with the attribute of the packet stored in an internal table 24, an FEC control section 23 allows the FEC decoder 22 to carry out the error correction of the packet and the FEC encoder 21 to add the error correction code to the packet. FEC制御部23は、パケットの属性が内部テーブル24に格納されるパケットの属性と一致する場合に、FECデコーダ22にパケットの誤り訂正を行なわせ、FECエンコーダ21にパケットに誤り訂正符号を付加させる。 - 特許庁
When receiving a command signal R3 denoting fast forwarding reproduction of the contents reproduced at present from the command reception section 40, the CPU 301 outputs an advertisement commercial signal CM 2 included in the read TV broadcast signal S1 to an AV decoder 60. CPU301は、指令受信部40より現在再生しているコンテンツを早送り再生する旨の指令信号R3を受けた場合、読み込んだTV放送信号S1に含まれる宣伝広告信号CM2をAVデコーダ60へ出力する。 - 特許庁
Moreover, a N-type buried diffusion (BDN) layer and a P-type buried diffusion (BDP) layer are adopted to replace the contacts in the layout of conventional decoder, such that the layout can be simplified and the bump pad pitch thereof can be decreased. また、N型埋込拡散(BDN)層及びP型埋込拡散(BDP)層を採用して従来のデコーダのレイアウトにおけるコンタクトを置換しているので、レイアウトを簡素化できるとともにそのバンプパッドのピッチを減少させることができる。 - 特許庁
A spectrum pattern of a speech extracted from the text conversion circuit 14 is supplied to a spectrum analyzing circuit 17 and a mouth image of the picture signal from the decoder 6 is supplied to an image recognition circuit 18 for detecting a point of time where speakers change. さらにテキスト化回路14で抽出される音声のスペクトラムパターンがスペクトラム解析回路17に供給され、デコーダ6からの映像信号の口元画像が画像認識回路18に供給されて、話者の交替の時点が検出される。 - 特許庁
From among the programs in the ROM 111, the CPU 112 reads only a program for the decoder LSI corresponding to the kind of the input content data into a predetermined area in the SDRAM 109 correspondingly to the kind of the content data. CPU112によって、ROM111内のプログラムのなかから、入力されたコンテンツデータの種類に対応したデコーダLSI用プログラムのみを、前記コンテンツデータの種類に対応して予め定められたSDRAM109内の領域に読み込む。 - 特許庁
A DCXO 14 outputs a system clock clk as a reference signal to a phase generation circuit 5 so as to synchronize with a reference time code extracted from an MPEG decoder 12, and outputs a phase adjustment signal pase-shift at a predetermined timing. MPEGデコーダ12から抽出された基準時刻コードに位相同期するようにDCXO14は基準信号としてのシステムクロックclkを位相生成回路5に出力すると共に、所定のタイミングで位相調整信号pase-shiftを出力する。 - 特許庁