「Decoder」を含む例文一覧(7054)
＜前へ 1 2 .... 118 119 120 121 122 123 124 125 126 .... 141 142 次へ＞- In the meantime, in an embedding decoder 6, the correlation of each of the columns for constituting the buried image and a prescribed column is calculated, and by replacing the positions of each of the columns for constituting the embedded image based on the correlation, the positions of each of the columns are restored (decoded).
一方、埋め込み復号器６では、埋め込み画像を構成する各列と、所定の列との相関が計算され、その相関に基づいて、埋め込み画像を構成する各列の位置を入れ替えることにより、その各列の位置が元に戻される（復号される）。 - 特許庁 - The operation code decoder 204 analyzes a read/write command, changes a data transfer direction to the memory cell 201 according to an instruction, and requests an I/O controller 205 to change the high impedance setting of a signal line connected to a data terminal DT.
オペレーションコードデコーダ２０４は、読み出し／書き込みコマンドを解析し、命令に応じてメモリセル２０１に対するデータ転送方向を変更し、データ端子ＤＴと接続されている信号線のハイインピーダンス設定を変更するようＩ／Ｏコントローラ２０５に要求する。 - 特許庁 - The generation of a low frequency pattern, which causes a degradation of BER while overwriting random data, is suppressed by providing a function to limit the run length of '0' to a prescribed value or less for a coder 2 and decoder 4 and the BER is improved.
符号化器２および復号器４に”０”のランレングスを一定の値以下に制限する機能を持たせることにより、ランダムデータを上書きしたときにＢＥＲの悪化を招く低周波パターンの発生を抑制することができ、ＢＥＲを改善することが可能となる。 - 特許庁 - An MPEG decoder 118 receives code inputs of CH1-CH4 in time division via the header information acquisition section 114 and decodes an image code in each channel, depending on a discrimination signal outputted from the total processing amount estimate/reproduction system discrimination section 116.
ＭＰＥＧデコーダ１１８は、ヘッダ情報獲得部１１４を介してＣＨ１〜ＣＨ４の符号入力を時分割に受取り、合計処理量見積り／再生方式判定部１１６が出力する判定信号に応じて、各チャンネルの画像符号のデコードを行なう。 - 特許庁 - In the first decoding part 100, the comparator 110 compares an input variable length code bit string with the variable length code word of the code word table 130, and the decoder 120 outputs a decoded result corresponding to a matching variable length code word to an output part 30.
第１復号部１００においては、比較器１１０が、入力された可変長符号ビット列を、符号語テーブル１３０の可変長符号語と比較し、復号器１２０は、一致した可変長符号語に対応する復号結果を出力部３０に出力する。 - 特許庁 - A client terminal 110 performs the decoding processing of the read color code information 20, transmits the decoded information to a decoder server 120, acquires reproduced content information 40, accesses a content server 130 on the basis of the content information 40, and acquires the content data.
クライアント端末１１０は、読み取ったカラーコード情報２０のデコード処理を行い、デコード情報をデコーダサーバ１２０に送信し、再生されたコンテンツ情報４０を取得し、コンテンツ情報４０を基に、コンテンツサーバ１３０にアクセスし、コンテンツデータを取得する。 - 特許庁 - Prior to the reproduction of moving image data containing moving picture data and the sound data, reproduction without sound is made to only a prescribed amount of sound data by a sound decoder 3, or the like, and the reproduction time is measured by counting the clock signal of a clock 11 for images.
動画像データと音声データとを含む動画データの再生に先立ち、その音声データを所定量分だけ音声デコード部３等によって無音再生させ、その再生時間を画像用クロック１１のクロック信号をカウントすることにより計測する。 - 特許庁 - To raise possibility of selecting a correct decoder at first, in case that it is not determined whether it is WMA STD (WMA Standard) or WMA LSL (WMA Lossless), although it is determined to be WMA (Windows Media Player), based on an extension or a MIME (Multipurpose Internet Mail Extension) type.
拡張子又はＭＩＭＥタイプに基づいて、ＷＭＡであることを判別できるが、ＭＷＡ ＳＴＤ、又は、ＷＭＡ ＬＳＬのいずれであるかを判別することができない場合に、正しいデコーダを最初に選択する可能性を高くすること。 - 特許庁 - A header information storage section 10 stores in advance header information of each channel detected by a first video decoder, header information corresponding to a channel during reception is read from the header information storage section 10, and video data are decoded on the basis thereof.
第１映像デコーダで検出した各チャンネルのヘッダ情報を予めヘッダ情報格納部１０に格納しておき、受信中のチャンネルに対応するヘッダ情報をこのヘッダ情報格納部１０から読み出し、これに基づいて映像データをデコードする。 - 特許庁 - The moving picture decoder decodes a GOP reproduced from a recoding medium according to an edit list designating a display start frame and starts the display from a designated display start frame when decoding of the display start frame is finished.
本発明の動画像復号化装置は、表示開始フレームを指定する編集リストにしたがって、記録媒体から再生したＧＯＰを復号化し、表示開始フレームの復号化が完了したところで、指定された表示開始フレームから表示を開始する。 - 特許庁 - The CPU 2472 holds the PCR inputted from a buffer 2475 for session acquisition and located near the general-purpose event message to be processed as an event generation time and ignites the general-purpose event message when it becomes (STC of the video decoder 2476>=event generation time).
またはＣＰＵ２４７２は、セッション取得用バッファ２４７５から入力された、処理を行う汎用イベントメッセージの近傍にあるＰＣＲをイベント発生時刻として保持し、（ビデオデコーダ２４７６のＳＴＣ＞＝イベント発生時刻となったら汎用イベントメッセージを発火する。 - 特許庁 - To provide an entropy decoder used for the case with the configuration of an image decoding apparatus in compliance with the JPEG 2000 system or like, that can attain high speed entropy decoding arithmetic operations and reduce increase in the circuit scale more than the case with provision of a probability generating section.
ＪＰＥＧ２０００方式の画像復号装置を構成する場合等に用いるエントロピ復号器に関し、エントロピ復号演算の高速化を図ることができ、しかも、回路規模の増大を確率生成部を設ける場合よりも小さく抑えるようにする。 - 特許庁 - Since packets of which the reliability should be enhanced can be transferred by the first communication path not passing the encoder 4 neither the decoder 5, interruptions of communication of packets other than packets of which the reliability should be enhanced can be prevented when the FEC device is installed or a fault occurs.
高信頼化対象外のパケットに関しては、エンコーダ４もデコーダ５も経由しない第１の通信経路で転送することが可能となるので、FEC装置の設置時や障害時における高信頼化対象外の通信の遮断を防止することができる。 - 特許庁 - An address decoder 12 generates two or more selection signals SEL0-SEL3, so as to simultaneously select first to fourth memory circuits RAM 0-RAM3, on the basis of an address signal ADD for accessing to the memory circuit by a CPU 11 in testing mode.
アドレスデコーダ１２はテストモード時にＣＰＵ１１が１つのメモリ回路をアクセスするためのアドレス信号ＡＤＤに基づいて第１〜第４メモリ回路ＲＡＭ０〜ＲＡＭ３を同時に選択するように複数の選択信号ＳＥＬ０〜ＳＥＬ３を生成する。 - 特許庁 - When the CPU 11 outputs a prescribed writing address, a multiple selection signal output circuit 19 outputs a signal for simultaneously selecting two or more resources from the plurality of resources 12-14 on the basis of a decoded signal outputted from an address decoder 15.
多重選択信号出力回路１９は、ＣＰＵ１１が所定の書き込みアドレスを出力した場合に、アドレスデコーダ１５により出力されるデコード信号に基づいて、複数のリソース１２〜１４の内２つ以上を同時に選択する信号を出力する。 - 特許庁 - When a closed caption signal included in television broadcasting is input, a control part of the television broadcast receiver executes a display line change function to rewrite position information for setting a display position of the caption in the signal and outputs the position information to a closed caption decoder.
テレビジョン放送受像機の制御部は、テレビジョン放送に含まれるクローズドキャプション信号が入力されると、表示行変更機能を実行して当該信号中のキャプションの表示位置を設定する位置情報を書き換え、クローズドキャプションデコーダに出力する。 - 特許庁 - A signal from antennas 1 and 2 is supplied to a demultiplexer 4 through a front-end circuit 3 and a separated picture signal is supplied to a standard system encoder 11 through an image decoder 6, a synchronization information writing circuit 8, a delay circuit 9 and a mixer 10.
アンテナ１、２からの信号がフロントエンド回路３を通じてデマルチプレクサ４に供給され、分離された映像信号が画像デコーダ６、同期情報書き込み回路８、遅延回路９、混合器１０を通じて標準方式のエンコーダ１１に供給される。 - 特許庁 - To provide a controller device connected to an IEEE 1394 serial bus for normally processing stream data without the need for connecting an apparatus exclusive for data conversion onto the bus even when its own apparatus has no decoder suitable for stream data transmitted from a transmission side apparatus.
ＩＥＥＥ１３９４シリアルバスに接続されるコントローラ機器において、自機が送信側機器から送信されるストリームデータに適したデコーダを有していない場合でも、バス上にデータ変換専用の装置を接続することなく、ストリームデータを正常に処理する。 - 特許庁 - A time stamp generating circuit 16 generates a drum reference pulse separated from a base band analog video signal from a decoder 11 at a synchronizing separator circuit 14 and synchronously with a vertical synchronizing signal and gives the drum reference pulse to a drum servo circuit 22 as a phase reference signal.
タイムスタンプ生成回路１６は、同期分離回路１４によりデコーダ１１からのベースバンドアナログ映像信号から分離された、垂直同期信号に同期したドラム基準パルスを発生させ、ドラムサーボ回路２２に位相基準信号として入力する。 - 特許庁 - The digital decoder for television receiver comprises: an input for receiving a digital audio/video signal, a means for demodulating and decoding the input signal into an output signal intended for the television receiver; and a first buffer memory into which the input signal is diverted after demodulation in the live mode of operation.
デコーダが、オーディオ／ビデオ信号を受信する入力と、該入力された信号をテレビ受信機向けの出力信号へ復調及びデコードする手段と、ライブモードにおいて入力信号が復調後に転送されてくる第一のバッファ・メモリとを有する。 - 特許庁 - The decoder/selector 71 regulates the voltage applied to the light control terminal of the inverter 70 by selecting a resistor, corresponding to the light control data written in the register by the CPU 601, out of a plurality of resistors 72A-72F with different resistance values.
デコーダ／セレクタ７１は、抵抗値の異なる複数の抵抗器７２Ａ〜７２Ｆから、ＣＰＵ６０１によってレジスタに書き込まれた調光データに応じた抵抗器を選択することによって、インバータ７０の調光端子に与えられる電圧を調整する。 - 特許庁 - An encoding parameter multiplexer 103 multiplexes a current encoding parameter and encoding parameters of a plurality of generations included in history information on video data supplied from a decoder 102, and outputs a result as a baseband digital video signal to an encoding parameter separator 105.
符号化パラメータ多重装置１０３は、現符号化パラメータと履歴情報に含まれる複数世代の符号化パラメータとを、復号装置１０２より供給されるビデオデータに多重化し、ベースバンドのデジタルビデオ信号として符号化パラメータ分離装置１０５に出力する。 - 特許庁 - If TV broadcasting program data compression-coded by an MPEG2 decoder 215 are received via a bus 20, the communication unit 4 transmits content data and TV broadcasting program data from the Internet through wireless communication to the personal computer 103 in a time division manner.
通信部４は、ＭＰＥＧ２デコーダ２１５によって圧縮符号化されたＴＶ放送番組データをバス２０を介して受信すると、インターネットからのコンテンツデータとＴＶ放送番組データを無線通信によって時分割でパーソナルコンピュータ１０３に送信する。 - 特許庁 - To provide a H.264 decoding method for fast CAVLC, which searches multiple tables effectively and fast to obtain coefficients for CAVLC blocks within the shortest period of time such that a decoder with excellent efficiency can be designed for low frequency.
本発明は高速のCAVLCのためのH.２６４デコーディング方法に関し、特に効率が優れているデコーダーを低周波数設計が可能となるように、CAVLCブロックを最小時間で係数の値を求めるために、多数のテーブルを効率的に探し、かつ早く探す方法に関する。 - 特許庁 - The redundancy circuit preferably includes a plurality of redundancy rows and a redundancy decoder which is configured for the purpose of accessing the redundancy rows whenever a read or write operation involves use of a defective row within the main memory arrays for which a redundant row has been substituted.
冗長回路は好ましくは、複数の冗長ロウと、読み出しあるいは書き込み動作が、冗長ロウが代用されている主メモリアレイ内の欠陥ロウの使用を含む場合いつでも冗長ロウにアクセスするためにコンフィギュアされた冗長デコーダとを含む。 - 特許庁 - An MPEG decoder (14, 18, 22) decodes and decompresses MPEG coded data to produce decompressed image pixel blocks, and includes a motion compensation network 90, ... coupled to a frame memory (60) to produce finally decoded pixel data for display.
ＭＰＥＧデコーダ（１４，１８，２２）はＭＰＥＧ符号化されたデータを復号し、圧縮解除して圧縮解除されたイメージ画素ブロックを作成し、フレーム・メモリ６０に結合されて最終的に復号された画素データを表示用に作成する動き補償ネットワーク９０…を含む。 - 特許庁 - If the code word stores a symbol in plain, a decoder learns the symbol by adding a sequence of symbols resulting from the concatenation of predecoded symbols and the first symbol of the currently decoded symbol and by adding the symbol to its dictionary.
コードワードが普通に記号を記憶する場合、デコーダは、先にデコードされた記号と現在デコードされた記号の第１の記号との連結により生じる一連の記号を加えることにより、かつ、この記号をその辞書に加えることにより、記号を学習する。 - 特許庁 - In this regard, the element decoder 50 generates verification mode information under control of a control circuit 60 and selectors 1208, 1209 and 12010 perform selection based on the verification mode information and switch the operation mode to system verification mode.
このとき、要素復号器５０は、制御回路６０により検証モード情報を生成し、この検証モード情報に基づいて、セレクタ１２０_8，１２０_9，１２０_10による選択動作を行わせることによって、システムの検証を行うための検証モードへの切り替えを行う。 - 特許庁 - If the code word stores a symbol in plain, a decoder learns the symbol by adding a sequence of symbols resulting from the concatenation of previously decoded symbols and the first symbol of the currently decoded symbol and by adding the symbol to its dictionary.
デコーダはコードワードが普通に記号を記憶する場合、先にデコードされた記号と現在デコードされた記号の第１の記号との連結により生じる一連の記号を加えることにより、かつ、この記号をその辞書に加えることにより、記号を学習する。 - 特許庁 - The operation code decoder 204 analyzes a reading/writing command, changes the data transfer direction to the memory cell 201, and requests an I/O controller 205 to change high-impedance setting of a signal line connected to a data terminal DT.
オペレーションコードデコーダ２０４は、読み出し／書き込みコマンドを解析し、命令に応じてメモリセル２０１に対するデータ転送方向を変更し、データ端子ＤＴと接続されている信号線のハイインピーダンス設定を変更するようＩ／Ｏコントローラ２０５に要求する。 - 特許庁 - When the object 220 is at a particular location along the substrate 205, a sensor 221 detects the subsequence 230 of bits at the particular location, and a decoder 255 associates the location of the subsequence 230 at the particular location with the object 220.
物体２２０が基材２０５に沿った特定の位置にあるとき、センサ２２１がその特定の位置において複数のビットからなる部分系列２３０を検出し、復号器２５５がその特定の位置における部分系列２３０の位置を物体２２０と関連付ける。 - 特許庁 - An 8B/10B decoder 40 executes parallel code decoding and RD detection when a code valid signal, Valid, is output, and checks this RD to see its regularity with the RD which was detected when a code valid signal, Valid, was output previously.
８Ｂ／１０Ｂデコーダ４０は、コード有効信号Ｖａｌｉｄが出力されたときに、パラレルコードの復号化及びＲＤ検出を実行し、当該ＲＤと前回のコード有効信号Ｖａｌｉｄが出力されたときに検出したＲＤとの規則性をチェックする。 - 特許庁 - A stream transferring unit 105 reads streams from a reading position corresponding to the set time stamp to the next reading position from stream buffers 101 to 104 and transfers the streams to a decoder buffer 106, and a stream decoding unit 109 decodes the streams to generate image information.
ストリーム転送部１０５は，設定されたタイムスタンプに対応する読み出し位置から次の読み出し位置までのストリームを，ストリームバッファ１０１〜１０４から読み出して，デコーダバッファ１０６へ転送し，ストリーム復号部１０９は，それを復号して画像情報を生成する。 - 特許庁 - A main control unit 806 in a system LSI determines a suitable playback type in stereoscopic playback based on whether or not a capability to perform the stereoscopic playback by using the pair of left-eye graphics stream and right-eye graphics stream is present in a graphics decoder.
システムLSIにおける主制御部８０６は、左目用グラフィクスストリーム、及び、右目用グラフィクスストリームの組みを用いた立体視再生を実行する能力がグラフィクスデコーダに存在するか否かに基づいて、立体視再生にあたっての適切な再生タイプを決定する。 - 特許庁 - Then, the control part 111 sets the output of the even-numbered bit line voltage generation circuit 108 at 0 V, and the output of an odd-numbered bit ling voltage generation circuit 109 at 12 V, and the row decoder 102 applies 15 V higher than 0 V to the word line W0L.
次に、制御部１１１は、偶数番ビット線電圧発生回路１０８の出力を０Ｖにし、かつ、奇数番ビット線電圧発生回路１０９の出力を１２Ｖにし、かつ、行デコーダ１０２はワード線ＷＬ０に０Ｖよりも高い１５Ｖを印加する。 - 特許庁 - The decoder circuit 42 is internally provided with a conversion table, discriminates the number of channels of the inputted sound signal and performs an operation that performs non-conversion or conversion of the number of channels with the discriminated number of channels and the information on the number of channels of a device provided inside.
デコーダ回路４２は、内部に変換テーブルを備えており、入力された音声信号のチャンネル数を判別し、判別したチャンネル数と内部に備えた装置のチャンネル数情報とにより、チャンネル数を無変換あるいは変換する動作を行う。 - 特許庁 - A decoder 10 is provided with a means 12 that decodes a bit stream to generate image data, a means 12 that generates a coding parameter of each layer, and a means 12 that generates an error flag denoting whether or not the coding parameter can effectively be used.
復号装置１０は、ビットストリームを復号して画像データを生成する手段１２、各階層についての符号化パラメータを生成する手段１２、符号化パラメータを有効に用いることができるか否かを示すエラーフラグを生成する手段１２を備える。 - 特許庁 - The non-percussion instrument sound audio data are supplied to and decoded by a decoder 103 for the non-percussion instrument sound, a key converter 104 performs the key conversion processing based upon a key conversion value specified by a key indicator 105, and the resulting data are supplied to a mixer 106.
非打楽器音オーディオデータは、非打楽器音用デコーダ１０３に供給されてデコードが行われ、キー指示器１０５によって指定されたキー変換値を基にしてキー変換器１０４でキー変換処理が行われてミキサ１０６に供給されるようにする。 - 特許庁 - When an A/V output control section 15 is displaying a video signal supplied from an A/V decoder 14 on a display 17, power saving control is performed if operation is not performed for a fixed time, or a video signal is not supplied for a fixed time.
Ａ／Ｖ出力制御部１５が、Ａ／Ｖデコーダ１４より供給される映像信号をディスプレイ１７に表示している場合、一定時間操作されなかったとき、または一定時間映像信号が供給されなかったとき、省電力制御が行われる。 - 特許庁 - The operation code decoder 204 performs an analysis of read/write command; in accordance with the command, changes the data transfer direction with respect to the memory cell 201; and requests an I/O controller 205 to change the high-impedance setting of a sinal line connected to a data terminal DT.
オペレーションコードデコーダ２０４は、読み出し／書き込みコマンドを解析し、命令に応じてメモリセル２０１に対するデータ転送方向を変更し、データ端子ＤＴと接続されている信号線のハイインピーダンス設定を変更するようＩ／Ｏコントローラ２０５に要求する。 - 特許庁 - An holdover part is provided a memory 15, a frame counter 11, an up/down counter 12, an up/down control circuit 13, a control part 14, and a decoder circuit 16, thus obtaining this digital DLL device for suppressing the fluctuation of the clock frequency in trouble with the relatively small memory capacity.
ホールドオーバー部は、メモリ１５と、フレームカウンター１１と、アップ・ダウンカウンター１２と、アップ・ダウン制御回路１３と、コントロール部１４と、デコーダ回路１６を有し、比較的少ないメモリ容量で、障害時のクロック周波数変動を抑圧するデジタルＰＬＬ装置が得られる。 - 特許庁 - To provide a decoder that adopts, e.g. TCM 8PSK modulation system, where the absolute value of I and Q components of a transmission point mapping coordinate at each transmission point have different values, and simplifies the configuration of a branch metric calculation executed in the decoding process, so as to reduce the circuit scale.
各送信点について送信点マッピング座標のI成分およびQ成分の絶対値が異なる値をもつような例えばTCM8PSK変調方式において、その復号過程で実施されるブランチメトリック計算の構成を簡略化し、回路規模の縮小を可能とする。 - 特許庁 - The received signal is analyzed, a fact that authentication is correctly performed is recognized, the scramble of the scrambled contents which is selected by the user is released and a TV signal 102 released in scramble is transmitted to a TV receiver 13 by the decoder 12 with tuner.
チューナ付きデコーダ１２は上記受信信号を解析し、認証が正しく行なわれたことを認識して、利用者が選択した、スクランブルされたコンテンツのスクランブルを解除し、そのスクランブルが解除されたＴＶ信号１０２をＴＶ受像機１３に送る。 - 特許庁 - In this digital broadcast reception device 100, a signal reception processing part 101 receives a digital broadcast and displays it on a display 107 through a reception data separation part 102 and a decoder 103, while a browser 105 displays HTML (Hyper Text Markup Language) content on the display 107.
デジタル放送受信装置１００では、信号受信処理部１０１がデジタル放送を受信して受信データ文理部１０２、デコーダ１０３を介しディスプレイ１０７にて表示する一方、ブラウザ１０５はＨＴＭＬコンテンツをディスプレイ１０７に表示する。 - 特許庁 - The gate voltage switch circuit 15 supplies, through a row decoder 20, a word line voltage VWL (= voltage VrtminL) outputted by the data read-out gate voltage generating circuit 70 to a word line WL to which a selection memory cell belonging to a memory cell 30 is connected.
ゲート電圧スイッチ回路１５は，データ読み出しゲート電圧発生回路７０が出力するワード線電圧ＶＷＬ（＝電圧ＶｒｔｍｉｎＬ）をロウデコーダ２０を介して，メモリセル３０に属する選択メモリセルが接続されているワード線ＷＬに供給する。 - 特許庁 - While a DMA acknowledge signal DMA-ACK2 is asserted, a CD/DVD decoder 130 which receives the DMA acknowledge signal from an IOP 120 performs 32-bit DMA transfer together with a data bus Data(15:0) by using the low address 16-bit Addr(15:0) of an address bus as Data(31:16) of a data bus.
ＩＯＰ１２０からＤＭＡアクノリッジ信号DMA_ACK2を受けたＣＤ／ＤＶＤデコーダ１３０は、ＤＭＡアクノリッジ信号DMA_ACK2がアサートされている間、アドレスバスの下位１６ビットAddr[15:0]を、データバスのData[31:16]として使用し、データバスData[15:0]とあわせて、３２ビットのＤＭＡ転送を行う。 - 特許庁 - In that data, as shown in Fig. 1, error-correction-code information is decoded by an error correction encoder/decoder 12 and is then supplied to the drive controller 10, and the decoded information on the number of error corrections is also supplied to the drive controller 10.
このデータ中、誤り訂正コード情報は第１図に示すように誤り訂正符号・復号器１２により復号されてドライブコントローラ１０に与えられるとともに、復号した際の誤り訂正を行なった回数の情報もこのドライブコントローラ１０に与えられる。 - 特許庁 - This semiconductor integrated circuit device 1 has a core regulator 7b to generate respective operating power supply voltages from the power supply voltage VCC supplied from the outside, a PLL regulator 7c, a power supply circuit regulator 7d, and a decoder regulator 7e.
この半導体集積回路装置１には、外部供給される電源電圧ＶＣＣから、各々の動作電源電圧を生成するコア用レギュレータ７ｂ、ＰＬＬ用レギュレータ７ｃ、電源回路用レギュレータ７ｄ、およびデコーダ用レギュレータ７ｅが設けられている。 - 特許庁 - The media decoder demultiplexes and extracts the image coded stream from a plurality of the partial image data, decodes the stream, and corrects a time deviation between the decoded signals by referring to the frame number time stamp so as to match the time base among the divided image signals.
メディア復号器は、複数の部分画像データからそれぞれ画像符号化ストリームを分離抽出して復号化し、復号化された信号間の時間ずれをフレーム番号タイムスタンプを参照して修正し、分割された画像信号間で時間軸を整合させる。 - 特許庁 - An operation control section 50 sets plural reproduction start positions to coded and recorded time sequence image data signal in a random accessible data storage 41, reads data from each reproduction start position from the storage 41 and allows a video decoder 25 to decode the data.
動作制御部５０では、ランダムアクセス可能なデータストレージ４１に、符号化して記録されている時間順画像データ信号に対して複数の再生開始位置を設定し、各再生開始位置からのデータをストレージ４１から読み出してビデオデコーダ２５で復号化させる。 - 特許庁
