「Decoder」を含む例文一覧(7054)
＜前へ 1 2 .... 120 121 122 123 124 125 126 127 128 .... 141 142 次へ＞- An address decoder 200, which accepts a CPU access performed to each module 104 of a semiconductor device via a CPU I/F 102, has a memory control part 202 which performs operations relating to logs, such as acquisition of the access log, in addition to an originally held CS generation part 201.
半導体デバイスの各モジュール１０４に対しＣＰＵＩ／Ｆ１０２を介して行うＣＰＵアクセスを受けるアドレスデコーダ２００が、本来有するＣＳ生成部２０１以外に、アクセスログの取得等のログに係る動作を行うメモリ制御部２０２を有する。 - 特許庁 - A start control circuit 11 performing start of the ATRAC decoder 8 and a start of output of the memory 7 corresponding to a time required for search obtained by the this time reading part detecting circuit 9 and the next time reading part detecting circuit 10 is connected to the CPU 5.
今回読取パート検出回路９と次回読取パート検出回路１０によって得られたサーチ所要時間に対応してＡＴＲＡＣデコーダ８の起動開始とメモリ７の出力開始を実行するための起動制御回路１１をＣＰＵ５に接続する。 - 特許庁 - After an audio delay part 7 delays an audio signal which is inputted from an audio decoder 6 by a time in which the offset width inputted from a control part 14 is added to a prescribed delay time common with a video delay part 10, the part outputs the audio signal to a digital-analog converter 8.
オーディオ遅延部７は、制御部１４から入力されるオフセット幅をビデオ遅延部１０と共通の所定の遅延時間に加算した時間だけ、オーディオデコーダ６から入力される音声信号を遅延した後、ディジタルアナログコンバータ８に出力する。 - 特許庁 - To provide a video processing apparatus, capable of continuously reproducing a plurality of clips using one decoder, even when a reproduction start point of a second or subsequent clip is in the midst of reproduction of GOP, when a plurality of clips are reproduced continuously.
複数のクリップを連続再生する場合に、２つ目以降のクリップの再生開始点がＧＯＰの途中である場合であっても、１つのデコーダを用いて複数のクリップを連続再生することができる映像処理装置を提供することを目的とする。 - 特許庁 - An internal memory control circuit 15 and an external memory control circuit 16 are provided for an input interface 11, an error correcting circuit 12, an error detecting circuit 13, and an output interface 14, and both circuits 15 and 16 and an internal memory 16 constitute a CD-ROM decoder 10.
入力インタフェース１１、誤り訂正回路１２、誤り検出回路１３及び出力インタフェース１４に対して、内部メモリ制御回路１５及び外部メモリ制御回路１６を設け、内部メモリ１６と共にＣＤ−ＲＯＭデコーダ１０を構成する。 - 特許庁 - The stream receiving and reproducing device includes: a terminal communication section 110 for receiving stream data and control data distributed via a network 103; a buffer 111 for temporarily storing received stream data; a decoder 112 for decoding the stored stream data; and a terminal control section 113.
ネットワーク１０３を介して配信されたストリームデータおよび制御データを受信する端末通信部１１０と、受信したストリームデータを一時的に蓄積するバッファ１１１と、蓄積されたストリームデータをデコードするデコーダ１１２と、端末制御部１１３を具備する。 - 特許庁 - The memory controller is provided with an error correction encoder for encoding data transmitted from the memory controller through the many communication channels, and/or an error correction decoder for searching for and correcting an error by data transmitted to the memory controller through the many communication channels.
メモリコントローラは、多数の通信チャンネルを通じてメモリコントローラから伝達されるデータをエンコーディングするエラー訂正エンコーダ及び／または多数の通信チャンネルを通じてメモリコントローラに伝達されるデータでエラーを探索して訂正するエラー訂正デコーダを備える。 - 特許庁 - When the detection part 11 detects the exceptional processing, an exceptional processing receiving part 21 informs a 2nd address generation part 22 of the generation of the exceptional processing and the 2nd address generation part 22 enters the address from the AROMBUS 1 and outputs the address to an address decoder 23.
例外処理検出部１１が例外処理を検出した場合、例外処理受信部２１は第２のアドレス発生部２２に例外処理の発生を通知し、第２のアドレス発生部２２はＡＲＯＭＢＵＳ１上のアドレスを取り込んでアドレスデコーダ２３に出力する。 - 特許庁 - To reduce the deterioration of voice quality owing to the attenuation of signal power which relies on a frequency band to be conspicuous especially when a wide band voice signal is inputted in a voice encoder and voice decoder which are required in a digital telephone.
ディジタル電話で必要となる音声符号化装置及び音声復号化装置において、特に広帯域音声信号が入力されたときに顕著となる周波数帯域に依存した信号パワーの減衰による音声品質の劣化低減すること。 - 特許庁 - VIDEO CODING METHOD, VIDEO CODER, AND VIDEO CODING PROGRAM AND COMPUTER-READABLE RECORDING MEDIUM WITH THE PROGRAM RECORDED, AND VIDEO DECODING METHOD, VIDEO DECODER, AND VIDEO DECODING PROGRAM AND COMPUTER-READABLE RECORDING MEDIUM WITH THE PROGRAM RECORDED
映像符号化方法、映像符号化装置、映像符号化プログラム及びそのプログラムを記録したコンピュータ読み取り可能な記録媒体、並びに、映像復号方法、映像復号装置、映像復号プログラム及びそのプログラムを記録したコンピュータ読み取り可能な記録媒体 - 特許庁 - When the value of an RM latch 501 is "1", an input pointer update circuit 514 updates an input pointer according to the value of an RBC latch 511, the input pointer of a BIP latch 513 and input pointer update information from an instruction decode part 213 (first decoder 214).
入力ポインタ更新回路５１４は、ＲＭラッチ５０１の値が“１”の場合には、ＲＢＣラッチ５１１の値、ＢＩＰラッチ５１３の入力ポインタ、及び命令デコード部２１３（第１デコーダ２１４）からの入力ポインタ更新情報に従い入力ポインタを更新する。 - 特許庁 - To provide a turbo product code encoder, method, and program capable of obtaining an encoding rate n/(n+1) (n is a positive integer) being an optimum encoding rate by suppressing deterioration in the performance without increasing an Eb/No value and a turbo product code decoder, method, and program therefor.
Ｅｂ／Ｎｏ値が増大することなく、性能劣化を抑制して、最適な符号化率である符号化率ｎ／（ｎ＋１）（ｎ：正整数）を得ることができるターボ積符号符号化装置、方法、プログラムおよびターボ積符号復号装置、方法、プログラムを提供する。 - 特許庁 - A scene analysis device 4 detects an edge in the horizontal direction of an input picture from a decoder 3, detects the distribution of the vertical direction of the detected edge and discriminates whether the input picture is the pitching scene in baseball or not from a feature of detected distribution.
シーン解析装置４は、デコーダ３からの入力画像の水平方向のエッジ検出を行って、検出したエッジの垂直方向の分布を検出し、検出した分布の特徴から入力画像が野球における投球シーンであるか否かを判別する。 - 特許庁 - A dummy pattern to be preliminarily included in the design pattern is produced not in the whole memory cell array which contains not only a memory cell part but a sense-up part and a decoder part, but in an individual block unit by using CAD tools so as to obtain a desired pattern form of the transfer pattern after exposure.
露光後の転写パターンを所望のパターン形状にするために、ＣＡＤツールを用いて、メモリセル部のみならずセンスアンプ部やデコーダ部を含んだメモリセルアレイ部全体ではなく、個別ブロック単位に、予め設計パターンに入れておくダミーパターンを発生させる。 - 特許庁 - To provide a coder, a coding method, a program for the coding method, a decoder, a decoding method, and a program for the decoding method, to which a processing related to a serial concatenated trellis coding and a serial concatenated trellis coded modulation are particularly applied to enhance the performance.
本発明は、符号化装置、符号化方法、符号化方法のプログラム、復号装置、復号方法、復号方法のプログラムに関し、特に縦列連接符号化及び縦列連接符号化変調に係る処理に適用して、従来に比して性能を向上する。 - 特許庁 - From the stream which is read out to a temporary-storage memory 124 from a recording medium 122, encoded presentation data such as a video and an audio are separated by a stream analysis section 126 and decoded by a decoder 128 and is outputted by an output control section 130.
記録媒体１２２から一時蓄積用メモリ１２４に読み出されたストリームから、符号化された映像、音声等の提示用データがストリーム解析部１２６により分離され、デコーダ１２８により復号化され、出力制御部１３０により出力される。 - 特許庁 - When a plotter 6 cannot perform recording, picture information being an alternative received file stored in a picture storing device 9 is decoded by an encoder-decoder part 8 and picture data obtained thereby are converted to print data of a network printer device.
代行受信ファイルがあった場合、プロッタの障害が復旧するのを待たずに、代行受信ファイルの受信原稿をネットワークプリンタ装置より記録出力するようにしているので、迅速に受信原稿を取り出すことができ、非常に便利であるという効果を得る。 - 特許庁 - In the receiver 35, a moving image receiving part 31 receives a packet 61 inputted through the network 20, and extracts the bit of the data of the moving image code interposed between synchronizing codes from the received packet 61, and outputs the extracted bit of the moving image code to a moving image decoder 30.
受信器35において、動画受信部31は、ネットワーク20を介して入力されるパケット61を受信し、受信されたパケット61から同期符号に挟まれた動画符号のデータのbitを抽出し、この抽出された動画符号のbitを動画デコーダ30に出力する。 - 特許庁 - To realize a configuration of an orthogonal frequency-division multiplex(OFDM) signal generator and an orthogonal frequency-division multiplex signal decoder, that can adaptively set modulation parameters, obtain information signal of a large capacity from a 1st serial data bus, depending on the quality of transmission line and subjects the signal to radio transmission to a 2nd serial data bus.
適応的に変調パラメータを設定でき、伝送路の品質に応じて大容量の情報信号を第１のシリアルデータバスより得て、第２のシリアルデータバスに無線伝送する信号生成装置と信号復号装置の構成を実現することにある。 - 特許庁 - An image inputted from a camera is converted in its file format by a video decoder 12 and a motion JPEG converter 13, and this image is written through an SCSI controller 23 and an SCSI connector 24 in a magneto- optical disk loaded in one magneto-optical driver of an MO changer part 3.
カメラから入力した画像はビデオデコーダ１２，モーションＪＰＥＧ変換器１３でファイル形式が変換され、ＳＣＳＩコントローラ２３，ＳＣＳＩコネクタ２４を介してＭＯチェンジャ部３の一方の光磁気ドライブに装填されている光磁気ディスクに書き込まれる。 - 特許庁 - A decoder block of the printer stores a result obtained by decoding compressed data in an internal buffer memory, reads out it as reference line data when decoding a next line to perform decode operation, and reads out the data stored in the buffer memory to write it to the main memory during copy operation for a previous line as well.
プリンタのデコーダブロックは圧縮データをデコードした結果を、内部のバッファメモリへ蓄え、次ラインのデコード時に、参照ラインデータとして、読み出し、デコード動作し、また、前ラインのコピー動作時も、バッファメモリに保持されているデータを読み出し、メインメモリへ書き出す。 - 特許庁 - To provide an information imbedding device and the imbedded information decoder, where large amounts of watermark information can be imbedded in a natural image, in a state which recognized can not be visually, and the watermark information can be decoded even in the absence of position information of the imbedded watermark information.
自然画像に見た目に判らない状態で多量の透かし情報を埋め込むことができ、かつ透かし情報を埋め込んだ位置情報がなくても透かし情報が復元できる情報埋め込み装置及び埋め込み情報復元装置を提供する。 - 特許庁 - A sub-picture decoder 7 transmits the data transfer request of display control sequence data SP_-DCSQ#0 in a vertical interval, and only display control command data DCSQ included in the transferred display control sequence data SP_-DCSQ#0 are stored in a DCSQ buffer 20a of a buffer memory 20.
サブピクチャデコーダ７は、垂直帰線期間に表示制御シーケンスデータＳＰ＿ＤＣＳＱ＃０のデータ転送要求を送出し、該転送された表示制御シーケンスデータＳＰ＿ＤＣＳＱ＃０に含まれる表示制御コマンドデータＤＣＳＱのみをバッファメモリ２０のＤＣＳＱバッファ２０ａに格納する。 - 特許庁 - In this digital portable telephone equipment, a phase 129 of a reception signal and a cumulative correction value 155 are added by an adder 1 and are outputted as reception data 133a via a noise error diffusion delay detection part 2 and a decoder 3 to prevent the deterioration of the error rate due to deviation in received frequency.
受信信号の位相１２９と累積補正値１５５は加算器１で加算され、ノイズ誤差拡散遅延検波部２、デコーダ３を介して受信データ１３３ａとして出力されるため受信周波数ズレによる誤り率の劣化を防止し得る。 - 特許庁 - To provide an encoder and a transmitter provided with the same for generating an encoded signal in order to highly reliably transmit important information, and to provide a decoder and a receiver provided with the same for decoding the encoded signal.
本発明は、重要な情報を確実性高く通信するための符号化信号を作成する符号化装置やこれを備える送信装置、また、この符号化信号を復号するための復号化装置やこれを備える受信装置を提供することを目的とする。 - 特許庁 - The reproducing device 100 is furnished with an optical head 11, reproduced signal amplifier circuit 12, servo circuit 13, servo mechanism 14, spindle motor 15, differential device 16, decoder 18, control circuit 19, magnetic head driving circuit 20, laser driving circuit 21, and magnetic head 22.
再生装置１００は、光学ヘッド１１と、再生信号増幅回路１２と、サーボ回路１３と、サーボ機構１４と、スピンドルモータ１５と、差分器１６と、復号器１８と、制御回路１９と、磁気ヘッド駆動回路２０、レーザ駆動回路２１と、磁気ヘッド２２とを備える。 - 特許庁 - The decoder has a detector (226) for creating a decoding target data string, and an error candidate extractor (227) for extracting the bit positions of which likelihood of each bit shows a high probability of error as the error candidates of the decoding target data string based on the likelihood information from the detector (226).
復号対象データ列を作成する検出器（２２６）と、検出器（２２６）からの尤度情報により、復号対象データ列のエラー候補として、各ビットの尤度から誤りの可能性の高いビット位置を抽出するエラー候補抽出器（２２７）を設けた。 - 特許庁 - An imaging signal by a CCD 14 corresponding to a TV signal that is an NTSC or PAL signal is converted into a TV signal that is an analog NTSC or PAL signal by a CCU part 16 and output to a connector part 7 to which an external monitor 6 can be connected and a decoder 21.
NTSC又はPAL信号であるＴＶ信号に対応したＣＣＤ１４による撮像信号は、ＣＣＵ部１６によりアナログのNTSC又はPAL信号であるＴＶ信号に変換されて外部モニタ６が接続可能なコネクタ部７と、デコーダ２１に出力される。 - 特許庁 - A reproduction of the AVI file is started and the time search is operated, and when it is judged that an index information of the reproducing position has not been acquired in a RAM, the time information and positional information from a decoder section are acquired and successively accumulated in the RAM as the index information.
ＡＶＩファイルの再生が開始され、タイムサーチ操作がされ、再生位置のインデックス情報がＲＡＭに取得済みでないと判定されたとき、デコーダ部からの時間情報と位置情報が取得され、インデックス情報としてＲＡＭに蓄積されていく。 - 特許庁 - When the total number of cash lines required to store data for one line of two-dimensional data of the cache memory 10 is a multiple of the number of cache lines, a decoder 2 determines a cache line for storing the two-dimensional data, with the index converted based on the look-up table 1.
キャッシュメモリ１０の、二次元データ１行分のデータを格納するのに必要なキャッシュラインの総数が、キャッシュラインの個数の倍数であった場合、デコーダ２は、ルックアップテーブル１で変換されたインデックスで、二次元データを格納するキャッシュラインを決定する。 - 特許庁 - The band limited result of the storage device 24 is synchronized with outputs of SA12, SB13 of the shift register 22, namely the CLKF15 of the clock generator 25 in accordance with transmitting data of DIN6, and is then read out from the storage device 24 by the output of the read address generating decoder 33.
記憶装置２４の帯域制限された結果は、シフトレジスタ２２のＳＡ１２，ＳＢ１３の出力、つまりＤＩＮ６の送信データに応じクロックジェネレータ２５のＣＬＫＦ１５に同期し、読出アドレス生成デコーダ３３の出力で記憶装置２４から読み出される。 - 特許庁 - The thread picker logic may determines which thread is to be selected, i.e., which instruction of the thread is to be performed, on the basis of the expression of the fetched instruction which is to be provided by a thread block indicator 115 and/or a decoded indication or a decoder 120.
スレッドピッカーロジックは、スレッドブロックインジケータ１１５および／またはデコーデッドインジケーションまたはデコーダ１２０が提供する、フェッチされた命令の表現に基づいて、どのスレッドを選択するかを判断してよい、つまり、スレッドのどの命令を実行するのかを判断してよい。 - 特許庁 - The operation code decoder 204 performs analysis of read/write command; in accordance with an instruction, changes the data transfer direction with respect to the memory cell 201; and requires an I/O controller 205 to change the high-impedance setting of a signal line connected to a data terminal DT.
オペレーションコードデコーダ２０４は、読み出し／書き込みコマンドを解析し、命令に応じてメモリセル２０１に対するデータ転送方向を変更し、データ端子ＤＴと接続されている信号線のハイインピーダンス設定を変更するようＩ／Ｏコントローラ２０５に要求する。 - 特許庁 - The error correction decoder includes a parity inspection unit 104 which generates a temporary estimation word based on a check node-to-variable node external value, inspects the temporary estimation word for parity, and, if all check nodes satisfy parity inspection, determines the temporary estimation word to be a codeword.
誤り訂正復号器は、チェックノードから変数ノードへの外部値に基づいて一時推定語を生成し、一時推定語にパリティ検査を行い、全てのチェックノードがパリティ検査を満たす場合に一時推定語を符号語と判定するパリティ検査部１０４を含む。 - 特許庁 - As for the input signal of a sync frame unit to which an error- correction code is added by the Reed-Solomon code and a synchronizing code is inserted at a fixed symbol interval, when decoded, a SOVA decoder 11 generates the reliability of a symbol comprising the synchronizing code or sync frame.
リードソロモン符号による誤り訂正符号が付加され、一定のシンボル間隔に同期符号が挿入された、シンクフレーム単位の入力信号に対し、ＳＯＶＡ復号器１１は復号時に、同期符号又はシンクフレームを構成するシンボルの信頼度を生成する。 - 特許庁 - The operation code decoder 204 analyzes a reading/writing command, and changes a data transferring direction to the memory cell 201 according to the instruction, and requests an I/O controller 205 to change the high impedance setting of a signal line connected to a data terminal DT.
オペレーションコードデコーダ２０４は、読み出し／書き込みコマンドを解析し、命令に応じてメモリセル２０１に対するデータ転送方向を変更し、データ端子ＤＴと接続されている信号線のハイインピーダンス設定を変更するようＩ／Ｏコントローラ２０５に要求する。 - 特許庁 - A receiver of user apparatus includes a common detecting device for detecting symbols of the first and second data fields using the first and second channelization codes and a decoder for generating a single data field of the symbols by detecting the data field already detected.
ユーザ装置の受信機は、第１および第２のチャネライゼーション符号を用いて上記第１および第２のデータフィールドのシンボルを検出する共同検出装置と、検出ずみのデータフィールドを検出してシンボルの単一のデータフィールドを生ずる復号器とを備える。 - 特許庁 - Moreover, a receiving circuit 12 receives the image data and audio signal sent by electromagnetic waves from a data transmitter 4, and a decoder circuit 14 decodes these image data and audio data, and supply them to a drive circuit 10 and a sound generating means 8.
また、受信回路１２は、データ送信装置４から電磁波により送信された映像データおよび音声データを受信し、デコーダ回路１４はこれら映像データおよび音声データをデコードして駆動回路１０と音声生成手段８とに供給する。 - 特許庁 - Thus, decoding to the destroyed part is not performed, and even when a storage medium having possibility that part of it is destroyed, such as an EEPROM, a flash memory or the like, is used as the decoder, any probability that the address is turned into an error can be sharply reduced.
これにより、破壊した部分へのデコードが行われず、デコーダとして、ＥＥＰＲＯＭ、フラッシュメモリ等のその一部が破壊する可能性のある記憶媒体を用いた場合においても、アドレスがエラーとなる確率を著しく減少させることができる。 - 特許庁 - For both of a tuner 21 for main video image/voice transmission and the tuner 23 for data broadcasting transmission, the function of remotely performing the various kinds of control by a remote controller 25 is added to an existing BS digital tuner provided with a demodulation part, an MPEG decoder and an NTSC encoder.
メイン映像・音声伝送用チューナー２１とデータ放送伝送用チューナー２３は、共に復調部とＭＰＥＧデコーダーとＮＴＳＣエンコーダーを備える既成のＢＳデジタルチューナーに、リモコン２５により遠隔から各種の制御ができる機能を追加したものである。 - 特許庁 - A soft output decoding circuit 90 in an element decoder comprises a storage circuit 155 for receiving data and delay storing both receiving data for decoding, i.e., a selected receiving value and a priori probability information RAP, and data for delay, i.e., a receiving value TR.
要素復号器における軟出力復号回路９０は、復号に用いる受信データである選択受信値及び事前確率情報ＲＡＰと、遅延用のデータである受信値ＴＲとを、ともに記憶する受信データ及び遅延用記憶回路１５５を有する。 - 特許庁 - The combination of the taps for which the delay time being the highest common factor of the first delay time generated by the first buffer delay elements and the second delay time generated by the second buffer delay elements is a resolution, realized by supplying address data from a decoder to the multiplexer.
第一バッファ遅延素子が生成する第一の遅延時間と、第二バッファ遅延素子が生成する第二の遅延時間との、最大公約数の遅延時間を分解能とするタップの組み合わせを、デコーダからマルチプレクサへアドレスデータを与えて、実現する。 - 特許庁 - When the communication section 4 receives TV broadcast program data subjected to compression coding by an MPEG 2 decoder 215 via a bus 20, the communication section 4 transmits contents data and the TV broadcast program data to the personal computer 103 in time division through wireless communication.
通信部４は、ＭＰＥＧ２デコーダ２１５によって圧縮符号化されたＴＶ放送番組データをバス２０を介して受信すると、インターネットからのコンテンツデータとＴＶ放送番組データを無線通信によって時分割でパーソナルコンピュータ１０３に送信する。 - 特許庁 - To provide a spatial decoder unit which is capable of producing a pair of binaural output channels from a set of downmixed audio channels represented by one or more audio input channels and an associated set of spatial parameters and has increased efficiency.
１以上のオーディオ入力チャネルにより表現されるダウンミックスされたオーディオチャネルのセットと、関連する空間パラメータのセットとから、両耳出力チャネルの対を生成することが可能であり、且つ増大された効率を持つ空間デコーダユニットを提供する。 - 特許庁 - A row decoder 2 selects the word line depending on the address signal and applies only the minimum word line voltage required for read of the upper order bits of data or lower order bits of data among the word line voltages of a plurality of levels depending on the result of the address recognizing circuit 1.
ロウデコーダ２は、アドレス信号に応じてワード線を選択し、アドレス認識回路１の結果に応じて複数レベルのワード線電圧のうち上位データあるいは下位データの読み出しに必要な最少限のワード線電圧のみを選択ワード線に印加する。 - 特許庁 - A mode decoder 8 sets an operation mode of the microcomputer 1 according to the number of times of change of a signal level by decoding output data of a mode counter 7 counting the number of times of change of the mode setting signal level input into an MD terminal and outputting a mode signal.
モードデコーダ８は、ＭＤ端子に入力されるモード設定信号レベルの変化回数をカウントするモードカウンタ７の出力データをデコードしてモード信号を出力することで、上記信号レベルの変化回数に応じてマイコン１の動作モードを設定する。 - 特許庁 - In a digital broadcast receiver 100, a signal receiving process unit 101 receives a digital broadcast and displays it on a display 107 via a received data separation unit 102 and a decoder 103, while a browser 105 displays an HTML content on the display 107.
デジタル放送受信装置１００では、信号受信処理部１０１がデジタル放送を受信して受信データ文理部１０２、デコーダ１０３を介しディスプレイ１０７にて表示する一方、ブラウザ１０５はＨＴＭＬコンテンツをディスプレイ１０７に表示する。 - 特許庁 - A resistance value of a resistance array 10 is set based on the output signal of the decoder circuit 8, and a current value supplied to the organic EL element of the organic EL display 1 is controlled based on the resistance value, and the luminance of the organic EL display 1 is controlled.
デコーダ回路８の出力信号に基づいて抵抗アレイ１０の抵抗値が設定され、この抵抗値に基づいて、有機ＥＬディスプレイ１の有機ＥＬ素子に供給される電流の値が制御されて、有機ＥＬディスプレイ１の輝度が制御される。 - 特許庁 - To provide a viterbi decoder that can reduce power consumption and attain a high processing speed for the processing by employing a memory such as a conventional RAM for a path metric storage section and a path selection signal storage section and decreasing the umber of memory access times required for its ACS arithmetic operation and trace back arithmetic operation.
ビタビ復号器において、一般のＲＡＭ等のメモリをパスメトリック記憶部とパス選択信号記憶部に用い、ＡＣＳ演算とトレースバック演算のメモリアクセス回数を減らして、消費電力を低減すると共に処理動作の高速化を図る。 - 特許庁 - A header detecting unit 103 detects the position of a header corresponding to the designated access point of the encoded data inputted through a stream buffer 102 from a disc drive 101, and outputs the subsequent encoded data to the reverse VLC unit 105 of a decoder 104.
ヘッダ検出部１０３により、ディスクドライブ１０１からストリームバッファ１０２を介して入力される符号化データの指定されたアクセスポイントに応じたヘッダ位置を検出し、それ以降の符号化データをデコーダ１０４の逆ＶＬＣ部１０５に出力する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
