「Decoder」を含む例文一覧(7054)
＜前へ 1 2 .... 122 123 124 125 126 127 128 129 130 .... 141 142 次へ＞- A CPU 1 and an arithmetic circuit 23 are connected by an address bus 3, the CPU 1 and an output buffer 22 are connected by a data bus 4, and a read command signal from the CPU 1 is supplied to the output buffer 22 via a command bus 3 and a decoder 21.
ＣＰＵ１と演算回路２３との間がアドレスバス３により接続されており、ＣＰＵ１と出力バッファ２２との間がデータバス４により接続されており、ＣＰＵ１からのリードコマンド信号がコマンドバス３およびデコーダ２１を介して出力バッファ２２に供給される。 - 特許庁 - This image decoder is shown in the figure, where an input buffer 2 that stores coded image data, plural decoding means that decode the image data, a control means that controls each decoding means, and a decode memory 5 that stores the image data decoded by each decoding means are provided.
符号化された画像データを保持する入力バッファと、前記画像データを復号する複数の復号化手段と、各復号化手段を制御する制御手段と、前記復号化手段で復号された画像データを保持するデコードメモリとを備えた画像復号化装置及が示されている。 - 特許庁 - To provide a Viterbi decoder capable of decoding based upon the maximum likelihood path even when there is states having the same path metric among a plurality of states at a specified point of time of a trellis diagram or when there are many states having similar path metrics.
トレリス線図の所定の時点における複数のステートの中に、同じパスメトリックを有するステートや、あるいは似通ったパスメトリックを有するステートが多数存在するような場合にも最尤のパスに基づいた復号化を実施することができるビタビ復号器を提供することを目的とする。 - 特許庁 - A control circuit 391 controls peripheral circuits such as a column decoder 290 so that input/output of data for testing specific operation of a plurality of memory cells included in a memory cell array 320 is performed when receiving a L level test mode signal TM and a H level test mode signal TM.
制御回路３９１は、Ｌレベルのテストモード信号ＴＭおよびＨレベルのテストモード信号ＴＭを受けると、メモリセルアレイ３２０に含まれる複数のメモリセルに特殊動作をテストするためのデータの入出力を行なうようにコラムデコーダ２９０等の周辺回路を制御する。 - 特許庁 - A reception apparatus comprises: an information decoder for decoding program associated information received together with video signals and audio signals, and a display control unit including a comparator for comparing a received program associated information quantity with a displayable information quantity, and sets a display format for program associated information to be displayed.
映像信号、音声信号と共に受信した番組関連情報を復号する情報デコーダと、受信した番組関連情報量と表示可能情報量とを比較する比較手段を有する表示制御部を備え、表示する番組関連情報の表示形式を設定する。 - 特許庁 - In a receiver 1, power supply to the circuits of a video decoder, an audio decorder, and the like, which are reproducing a program is stopped when the radio wave reception state becomes worse while viewing the program or when the image or voice of the program cannot be output correctly.
受信装置１においては、番組の視聴中に電波の受信状況が悪くなり、番組の画像や音声を正しく出力することができなくなった場合、番組の再生を行っているビデオデコーダ、オーディオデコーダなどの回路に対する電源の供給が停止される。 - 特許庁 - The decoder 5 is provided with a decoding processing unit 7 which performs the error correction decoding of the encoded data Xn by iteration recoding method which performs decoding operation repeatedly and a number determining unit 12 which determines the repeating number of the decoding operations based on the transmission characteristic of the communication channel 3.
この復号器５は、復号演算を反復して行う繰り返し復号法によって符号化データＸｎの誤り訂正復号を行う復号処理部７と、通信路３の伝送特性に基づいて復号演算の反復回数を決定する回数決定部１２とを備える。 - 特許庁 - A selection signal SEL is supplied to the DEC, first and second clock signals CKIN0 and 1 and first and second selection output signals of the decoder DEC are supplied to the Cnt, and first and second selection control signals Q'0 and 1 of the Cnt are supplied to the Mpx.
ＤＥＣに選択信号ＳＥＬが供給され、Ｃｎｔに第１と第２のクロック信号ＣＫＩＮ０、１とデコーダＤＥＣの第１と第２の選択出力信号が供給され、ＭｐｘにＣｎｔの第１と第２の選択制御信号Ｑ´０、１が供給される。 - 特許庁 - An internal signal is generated by a line predecoder 83 and a line decoder 91 based on a line address signal captured from the outside, and the word lines are selected based on the internal signal, and then the boosted voltage generated by the charge pump circuit 4 is applied to the word lines thus selected.
行プリデコーダ８３および行デコーダ９１によって、外部から取込んだ行アドレス信号に基づいて内部信号が生成されて、内部信号に基づいてワード線が選択されて、チャージポンプ回路４で生成された昇圧電圧が選択されたワード線に印加される。 - 特許庁 - An image combining part 8 combines a transmission image imaged by a video camera 10, a received image outputted from a sound and image decoder 6 and the image of a web page inputted from the WWW controlling part 4 by adjusting the display area of each of the images, and outputs the combined image to a television monitor 12.
画像合成部８は、ビデオカメラ１０で撮像した送信画像と、音声・画像デコーダ６から出力された受信画像と、ＷＷＷ制御部４から入力するウェブページの画像とを、各画像の表示領域を調整して合成し、テレビモニター１２に出力する。 - 特許庁 - A decoder side applies error correction decoding to the block code, and suppresses setup of synchronization by a false synchronous word when there is any error and estimates the synchronous word even when its bit pattern is more or less different from the synchronous word bit pattern in the case of identifying the synchronous word when there is no error so as to suppress out of synchronism due to a bit error.
復号側では、ブロック符号を誤り訂正復号し、誤りがあれば偽同期語での同期を確立を抑え、誤りがなければ、同期語の識別の際に、同期語ビットパターンと多少異なっても同期語と推定し、ビット誤りによる同期外れを抑える。 - 特許庁 - When an address by which a memory 2 is accessed is inputted, a high level clock select signal S is outputted from an address decoder 11, and a frequency divider 12 is stopped, and a clock signal CK is supplied from a clock selector 13 to a bus control state machine 14 as a bus clock BCK so that the memory 2 can be controlled.
メモリ２がアクセスされるアドレスが入力されるとアドレスデコーダ１１からハイレベルのクロックセレクト信号Ｓが出力され、分周器１２が停止し、クロックセレクタ１３からクロック信号ＣＫがバスクロックＢＣＫとしてバス制御ステートマシン１４に供給され、メモリ２が制御される。 - 特許庁 - At the same time when a decoding signal is generated by decoding an address input signal by a decoder 16, a detecting signal is generated by detecting the transition of the address input signal by an address transition detecting circuit 12, and a word enable-signal is made into active state by a control circuit 14 according to this detecting signal.
デコーダにより、アドレス入力信号をデコードしてデコード信号を発生するのと同時に、アドレス遷移検出回路により、アドレス入力信号の遷移を検出して検出信号を発生し、この検出信号に応じて、コントロール回路により、ワードイネーブル信号をアクティブ状態とする。 - 特許庁 - Also, at redundant memory cell test, a defective region is caused forcedly in the redundant memory cell being used already for redundancy replacement by the redundant memory cell decoder 15, the number of effective loaded redundant memory cells of the semiconductor memory is recognized for a test device/test program.
また冗長メモリセルテスト時に、冗長メモリセルデコーダ１５により、既に冗長置換に使用されている冗長メモリセルに強制的に不良帯を発生させ、当該半導体記憶装置の実効的な冗長メモリセル搭載数を検査装置/検査プログラムに対して認識させる。 - 特許庁 - In a decoder, when a cipher deciphering key which is recorded in the enciphered frames and decodes the enciphered data is not acquired, the enciphered data are not reproduced for the reproduction period of the enciphered frames, but silence is outputted (sound is not outputted) based on the silence data.
デコーダにおいては、暗号化フレームに記録されている、暗号化されたデータを復号する暗号復号鍵が取得されていない場合、該暗号化フレームの再生期間中は、暗号化されたデータは再生されずに、無音データに基づいて無音が出力される（音が出力されない）。 - 特許庁 - An unpacking circuit 221 of an audio decoder 202 unpacks a compressed audio signal 201 to generate a frequency area sample 222, a synthesis filter 223 is used to convert the sample into a time region, pseudo- stereophonic sound processing is applied thereto to provide an output of a multi-channel audio signal 203.
オーディオデコーダ２０２では、アンパッキング回路２２１で圧縮オーディオ信号２０１をアンパックして周波数領域サンプル２２２を作成し、合成フィルタ２２３によって時間領域に変換するとともに、疑似立体音響処理を施してマルチチャネルオーディオ信号２０３を出力する。 - 特許庁 - A decoder X continuously decodes and reproduces moving picture data D2 just after the reproduction of moving picture data D1 when a time between switching points P1 and P2 is shorter than the switching required time, that is, the reproduction time of the moving picture data D2 is shorter than the switching required time.
デコーダＸは、切替点Ｐ１と切替点Ｐ２との間が切替必要時間より短い場合、すなわち動画像データＤ２の再生時間が切替必要時間より短い場合には、動画像データＤ１の再生直後に動画像データＤ２を連続してデコードして再生する。 - 特許庁 - The data decoder comprises: a data decoding part for decoding the received data; a decoded data arrangement part for arranging the data outputted from the data decoding part by the prescribed data width unit; and a data transmission part for outputting the data outputted from the decoded data arrangement part by each prescribed data width.
また、データ復号装置は、受信データを復号するデータ復号部と、データ復号部から出力されるデータを所定のデータ幅単位で整列する復号データ整列部と、復号データ整列部から出力されたデータを所定のデータ幅毎に出力するデータ送信部とを有する構成とする。 - 特許庁 - To provide a semiconductor memory device which keeps the address allocation of an address decoder of a pair of memory arrays which are identical in the connection of a main bit line of the pair of memory arrays of the nonvolatile memory, and comprises a connection constitution of a first and a second main bit line which does not cause wiring cross connection.
不揮発性メモリの、対となるメモリアレイのメインビット線の接続において、対となるメモリアレイのアドレスデコーダのアドレス割付を同一に保ち、且つ、配線のクロス接続を発生しない第１、第２メインビット線の接続構成を有する半導体記憶装置を提供する。 - 特許庁 - By the disk reproducing device 10 when the disk DP is loaded, the TOC information read in from the disk DP and the TOC information in the memory 14 are compared, and when the same information exists in the memory 14, the corresponded encode system information is transmitted to the decoder amplifier 20.
ディスク再生装置１０は、ディスクＤＰをロードしたときに、ディスクＤＰから読み込んだＴＯＣ情報とメモリ１４内のＴＯＣ情報とを比較し、メモリ１４内に同一の情報が存在すれば対応するエンコード方式情報をデコーダアンプ２０に送信する。 - 特許庁 - A decoder 23 outputs data of m bits using an index part n of n power (n is a negative integer) of 2 for indicating an inclination A of a straight line of linearly approximating log (1+e-|a-b|) as a positive integer, and data of a section B by using input data x with this absolute value as the input data x.
これを入力データｘとし、デコーダ２３は、入力データｘを用いて、ｌｏｇ（１＋ｅ^-|a-b|）を直線近似した直線の傾きＡを示す２のｎ乗（ｎは負の整数）の指数部ｎを正の整数としたｍビットのデータと、切片Ｂのデータを出力する。 - 特許庁 - CATV contract control information is multiplexed on information relating to a limited reception system of a BS digital broadcast and the multiplexed signal is transmitted to a receiver side, and the receiver side limits the operation of a key information path and a key encryption decoder of a limited reception system of a BS digital broadcast in response to the CATV contract control information.
ＢＳデジタル放送の限定受信方式に係わる情報にＣＡＴＶ契約制御情報を多重化して伝送し、受信側ではＣＡＴＶ契約制御情報に応じてＢＳデジタル放送の限定受信方式の鍵情報経路や鍵暗号復号器の動作を制限する。 - 特許庁 - This portable telephone is provided with a runaway preventing circuit 5 to which a power is supplied from a power supply IC 2, and the voltage of a battery 1 is monitored by a level judging circuit 52, and when the voltage of the battery runs out, a selector 53 is switched so that not bus data from a CPU 3 but a specific instruction from a decoder 51 can flow to a bus.
電源供給ＩＣ２から電源を供給される暴走防止回路５を設け、電池１の電圧をレベル判定回路５２で監視し、電池の電圧がなくなるとＣＰＵ３からのバスデータではなく、デコーダ５１からの特殊命令をバスへ流すようにセレクタ５３を切り替える。 - 特許庁 - Furthermore, since the receiver applies decoding processing tone set of TS packet stream data D27, one circuit is enough to configure a decoder.
また受信装置に、送信される第１の画像データを受信する受信手段と、第１の画像データを復号化処理する復号化手段と、第１の画像データを複数に分離する画像データ分離手段と、これを解像度変換処理する解像度変換処理手段とを設けるようにした。 - 特許庁 - The echo-canceling device 2 has a moving image decoder 201 which decodes an input signal to a video signal and a sound signal and outputs the decoded voice signal to the TV1 and the echo canceler 205a.
エコーキャンセル装置２は、入力信号を映像信号と音声信号に復号し、復号した音声信号をＴＶ１とエコーキャンセラ２０５ａへ出力する動画像デコーダ２０１と、エコーキャンセラ２０５ａへの音声信号の入力をＴＶ１の音声遅延時間に応じて遅延させる遅延回路２０５ｃとを備える。 - 特許庁 - Character information outputted from the demultiplexer 6 of a satellite broadcasting unit 1 is inputted to an FM multiplex receiver 12 via an FM multiplex encoder 9, an L-MSK modulator 10, and an FM module 11, after converting information into FM multiplex signals together with the sound outputted from a sound decoder 8.
衛星放送受信ユニット１のデマルチプレクサ６から出力される文字情報を、ＦＭ多重エンコーダ９，Ｌ−ＭＳＫモジュレータ１０，ＦＭモジュール１１を介し、音声デコーダ８からの音声出力と共にＦＭ多重信号にしてＦＭ多重受信機１２に入力する。 - 特許庁 - A player model 1 consists of an output section 10 for reading a transport packet and a source packet having an arrival time stamp from seamlessly connected TS1 and TS2, and outputting the transport packet according to the arrival time stamp; and a decoder 20 for decoding the transport packet.
プレーヤモデル１は、シームレスに接続されたＴＳ１及びＴＳ２から、トランスポートパケット及びアライバルタイムスタンプを有するソースパケットを読み出し、そのアライバルタイムスタンプに従ってトランスポートパケットを出力する出力部１０と、トランスポートパケットをデコードするデコーダ２０とから構成される。 - 特許庁 - A coefficient calculation unit 10 calculates a filter coefficient kq from a quantization scale QP obtained by a coding amount control unit 9, calculates a filter coefficient kb from a decoder buffer pointer DBP in a buffer 8, and selects a filter coefficient ke from the calculated coefficient kq or kb which is greater.
係数算出器１０は、符号量制御器９で求めた量子化スケールＱＰからフィルタ係数ｋｑを算出するとともに、バッファ８におけるデコーダバッファポインタＤＢＰからフィルタ係数ｋｂを算出し、算出したフィルタ係数ｋｑ、ｋｂのうち、大きい方をフィルタ係数ｋｅとする。 - 特許庁 - To provide a turbo code decoder and a decoding method that reduces a decode delay of a turbo code so as to stably provide a high-speed multimedia service with high quality and to provide a computer-readable recording medium for recording a program to realize this method.
ターボ符号の復号遅延を短縮し、良質の高速マルチメディアサービスを安定的に提供することができるターボコード復号化装置、復号化方法とこの方法を実現させるためのプログラムを記録したコンピュータで読み出すことのできる記録媒体を提供する。 - 特許庁 - Besides, a first de-interleaver 25 corresponding to the first interleaver 14 and a second de-interleaver 26 corresponding to the second interleaver 15 are provided in a CIRC decoder 23 and these switching are performed according to the recording density of the optical disk 100 to perform the reproduction of data.
また、ＣＩＲＣデコーダ２３に、第１のインターリーバ１４に対応した第１のデインターリーバ２５と第２のインターリーバ１５に対応した第２のデインターリーバ２６とを設け、データの再生を行う光ディスク１００の記録密度に応じてこれらの切り替えを行うようにする。 - 特許庁 - By turning the addresses of the word lines of upper, lower, left and right transfer transistors 3 provided in the row decoder to non- successive allocations, the two transfer transistors 3 corresponding to adjacent two word lines WLs are not arranged adjacently in a vertical direction and a horizontal direction.
ロウデコーダ中に設けられた上下左右の転送トランジスタ３のワード線のアドレスを連続しない割付にすることによって、隣接する２本のワード線ＷＬに対応する２つの転送トランジスタ３を、縦方向及び横方向に隣接して配置しないこと特徴としている。 - 特許庁 - This reproduction device 100 has: the hard disk 200 recording the encryption content 211; the memory card 300 recording an encryption key 322 corresponding to the encryption content 211; and a decoder 400 decrypting the encryption content 211 by use of the encryption key 322 and outputting it.
再生装置１００は、暗号化コンテンツ２１１を記録してなるハードディスク２００と、暗号化コンテンツ２１１に対応する暗号化鍵３２２を記録してなるメモリカード３００と、暗号化コンテンツ２１１を暗号化鍵３２２を用いて復号し出力するデコーダ４００とを備えている。 - 特許庁 - By a viterbi decoder 25, a plurality of new target values are adaptively calculated from the tentative discrimination signal and the signal after waveform equalization, and the viterbi decoding is performed to one target value selected in accordance with the tentative discrimination signal or to the signal after waveform equalization to output binary data and metric information.
ビタビ復号器２５は、仮判別信号と波形等化後信号から複数の新たな目標値を適応的に算出し、仮判別信号に応じて選択した一の目標値又は波形等化後信号に対して、ビタビ復号を行って２値データ及びメトリック情報を出力する。 - 特許庁 - A motion compensation and image composition section 303 applies motion compensation prediction processing to up-sampled reference image signals supplied from filters 307-309, using one motion vector supplied from an entropy decoder 302, and generates three motion compensation predicted image signals.
動き補償・画像合成部３０３は、フィルタ３０７〜３０９から供給されるアップサンプリングされた参照画像信号に対して、エントロピー復号化部３０２から供給される１本の動きベクトルを用いて動き補償予測処理を施して、３つの動き補償予測画像信号を生成する。 - 特許庁 - For interpreting various network transport protocols of the Internet IETF, the packet processing circuit utilizes a set of the filter processing and a channel specifying mechanism which are performed by hardware to transfer packet data in a format identified by various consumer subsystems each linked to a decoder.
パケット処理回路は様々なインターネットＩＥＴＦのネットワーク化トランスポート・プロトコルを解釈するためにハードウェアによるフィルタ処理と経路指定用メカニズムのセットを利用し、各々がデコーダへと連結される多様な民生用サブシステムによって識別されるフォーマットでパケット・データを転送する。 - 特許庁 - The video decoder 12 extracts the time code information from the received coded image signal to grasp a GOP structure and the video frames in the coded image signal, decodes the coded image signal into the original image signal, on the basis of the grasped result and recovers the time code information.
ビデオデコーダ１２は、送られてきた符号化画像信号からタイムコード情報を抽出することにより、符号化画像信号のＧＯＰ構造と映像フレームとを把握し、この把握結果に基づいて、符号化画像信号を元の動画像信号に復号し、タイムコード情報を再生する。 - 特許庁 - When the reproduction preparation processing of the content for timer playback has not been completed by the scheduled playback time, spare content stored in a spare content storage unit 341 is supplied to an audio decoder 38 through an audio buffer 331 and the playback of the spare contents is started.
そして、再生予約時刻までにタイマ再生用コンテンツの再生準備処理が未完了であった場合には、予備コンテンツ記憶部３４１に記憶された予備コンテンツがオーディオバッファ３３１を介してオーディオデコーダ３８に供給されて、この予備コンテンツの再生が開始される。 - 特許庁 - A decoder verifying device is capable of generating the encoded data 6 for verification corresponding to the restriction information 5 created by the user, and generating the encoded data 6 for verification appropriate for verifying the verification target 2 that decodes the encoded data.
本発明によるデコーダー検証装置は、ユーザにより作成される制約情報５に応じた検証用符号化データ６を生成することができ、符号化データをデコードする検証対象２を検証するために適切な検証用符号化データ６を生成することができる。 - 特許庁 - A priority vector interrupt unit 28 comprises a vector interrupt mask unit 40, a vector interrupt sampler unit 42, a vector interrupt priority filter unit 44, a vector interrupt reset unit 46, a vector interrupt decoder 48, a vector interrupt control unit 50 and a supervisor mode control unit 52.
優先ベクトル割り込みユニット２８は、ベクトル割り込みマスクユニット４０、ベクトル割り込みサンプラーユニット４２、ベクトル割り込み優先フィルターユニット４４、ベクトル割り込みリセットユニット４６、ベクトル割り込みデコーダ４８、ベクトル割り込み制御ユニット５０及びスパーバイザーモード制御ユニット５２から構成されている。 - 特許庁 - For example, a video encoder or decoder computes a motion vector predictor for a motion vector for a portion of an interlaced P-field (e.g., a block or a macroblock), including selecting between using a same polarity or opposite polarity motion vector predictor for the portion.
たとえば、映像エンコーダまたはデコーダが、インターレースＰフィールドの一部分（たとえば、ブロックまたはマクロブロック）に対する動きベクトル用の動きベクトル予測子を演算し、この演算は、その部分に対する、同極性または反極性動きベクトル予測子の使用を選択することを含む。 - 特許庁 - A digital sideband and a modulated output from the OFDM modulator 226 corresponding to the digital sideband are passed through the FM broadcast channel 230 and transmitted to a receiver section comprising an OFDM demodulator 232, a DQPSK demodulator 234, a deinterleaver 238, and a Viterbi decoder 240.
デジタル側波帯およびデジタル側波帯に相当するＯＦＤＭ変調器２２６の変調された出力はＦＭブロードキャストチャネル２３０を通して、ＯＦＤＭ復調器２３２、ＤＱＰＳＫ復調器２３４、デインターリーバ２３８、およびビタビデコーダ２４０を含む受信機部分に伝送される。 - 特許庁 - Further, the decoder is operable to control the processing logic to define, based on the lane size, a number of lanes of parallel processing in at least one of the registers, and the processing logic is operable to perform, in parallel, a data processing operation on the data elements within each lane of parallel processing.
更に、デコーダは、前記レジスタの少なくとも１つにおいて、並列処理の多数のレーンをレーンサイズに基づいて定義するように処理ロジックを制御することができると共に、処理ロジックは、並列処理の各前記レーン内部のデータ要素に対するデータ処理操作を並列に実行することができる。 - 特許庁 - To provide a method that recognizes configuration in channel or speaker that are provided in an decoder, calculates the number of levels to be decoded for each of the multi-channels encoded by an encoder and performs decoding and up-mixing according to the number of levels, and to provide a system.
復号器に設けられたチャンネルまたはスピーカの設定を認識して、符号器で符号化された各マルチチャンネル信号に対して復号化しようとするレベルの数を計算し、そのレベルの数によって復号化してアップミキシングするスケーラブルチャンネル復号化方法及びシステムを提供すること。 - 特許庁 - To use digital information from an IBOC digital decoder by further fractionalization depending whether it is in a digital data obtainable state or whether it is in a digital audio outputtable state, thereby controlling an IF band filter width still more suitable for an output voice of an IBOC radio receiver.
ＩＢＯＣデジタルデコーダからのデジタル情報をデジタルデータ取得可能状態か否か、デジタルオーディオ出力可能状態か否か、とさらに細分化して用いることにより、ＩＢＯＣラジオ受信装置の出力音声に対して一層適したＩＦ帯域フィルタ幅の制御を行う事を目的とする。 - 特許庁 - A power control unit 16 of a memory video server 1 is configured to determine whether an event occurs when the power is supplied, and to control the power levels of an encoder unit 13 and a decoder unit 15 which occupy most power consumption on the basis of the determination result.
メモリビデオサーバ１のパワーコントロールユニット１６において、電源投入時にイベントが発生するか否かを判定するようにし、この判定結果に基づいて消費電力の大半を占めるエンコーダユニット１３及びデコーダユニット１５の電力レベルを制御するようにしている。 - 特許庁 - A soft output decoding circuit 90 in an element decoder comprises a circuit 157 for distributing a logarithmic likelihood Iγ representing the probability γ determined by the output pattern and receiving value of a code logarithmically for each receiving value such that it corresponds to a branch on a trellis depending on the configuration of a code.
要素復号器における軟出力復号回路は、受信値毎に、符号の出力パターンと受信値により決定される確率γを対数表記した対数尤度Ｉγを、符号構成に応じたトレリス上の枝に対応するように分配するＩγ分配回路１５７を備える。 - 特許庁 - An imbed block specifying section 113 in the imbed information decoder 101 specifies blocks whose number of '1s' satisfies the prescribed condition, an extract processing section 115 extracts the blocks as 8-bit data and an inverse conversion section 116 applies inverse conversion to the data to components of the original watermark information.
埋め込み情報復元装置１０１内の埋め込みブロック特定部１１３は１の個数が所定の条件にあるブロックを特定し、取り出し処理部１１５はそのブロックを８ビットデータとして取り出し、逆変換部１１６はこれを原透かし情報の構成要素にもどす。 - 特許庁 - Depending on a mode switch signal 58 coming from a CPU 10, the control signal converting part 56 converts an output enable signal nOE38, a write enable signal nWE40, and a register select signal nREG42 among the output signals of the address decoder 50 into predetermined signals for transmission to the bus switch 54.
制御信号変換部56は、ＣＰＵ10からのモード切替え信号58により、アドレスデコーダ50の出力信号のうち、アウトプットイネーブル信号ｎＯＥ38、ライトイネーブル信号ｎＷＥ40、レジスタ選択信号ｎＲＥＧ42の各信号を所定の信号へ変換してバススイッチ54へ送出する。 - 特許庁 - A hard disk video recorder includes: a tuner 13; an antenna 190; a hard disk 144 having a video recording area and a time shift area; an information recording head 142; an MPEG decoder 136; an OSD image generating circuit 114; a light receiving part 124; a system control circuit 110, and an output part 138.
ハードディスクビデオレコーダは、チューナ１３０およびアンテナ１９０と、録画領域およびタイムシフト領域を有するハードディスク１４４と、情報記録ヘッド１４２と、ＭＰＥＧデコーダ１３６と、ＯＳＤ画像生成回路１１４と、受光部１２４と、システム制御回路１１０と、出力部１３８とを含む。 - 特許庁 - A system controller 53 discriminates the reproducing mode based on the identifier included in the management information from a decoder section 38, and based on the reproducing mode, when the reproducing mode is random reproducing, the option is selected based on random numbers and the program corresponding to the option is reproduced.
システム・コントローラ５３は、デコーダ部３８からの管理情報に含まれる識別子に基づいて再生モードを判別し、この再生モードに基づいて、再生モードがランダム再生のときは、乱数に基づいて選択肢を選択し、選択肢に対応するプログラムが再生される。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
