「Decoder」を含む例文一覧(7054)
＜前へ 1 2 .... 132 133 134 135 136 137 138 139 140 141 142 次へ＞- The moving image decoder includes an error detection part 1 for fetching an arriving moving image frame and detecting errors, a decoding part 3 for decoding the moving image frame, a concealment part 4 for restoring the error of the moving image frame, an image buffer 5 for storing image data decoded by the decoding part 3 or image data restored by the concealment part 4, and a control part 20.
到来する動画像フレームを取り込みエラー検出を行うエラー検出部１と、動画像フレームを復号化する復号部３と、動画像フレームのエラーを修復するコンシールメント部４と、前記復号部３により復号化された画像データまたは前記コンシールメント部４により修復された画像データを蓄積する画像バッファ５と、制御部２０とを備える。 - 特許庁 - A jitter absorption circuit 42 processes the time interval Tts' between TS packets inputted from a TCP/IP interface 41 such that it becomes equivalent to the time interval Tts between TS packets outputted from an MPEG 2 encoder 31 in a transmitter 30 and provides an MPEG decoder 43 with such a TS stream as the TS packets have a regular time interval.
ジッタ吸収回路４２は、ＴＣＰ／ＩＰインタフェース４１から入力されたＴＳパケットのパケット間の時間間隔Ｔｔｓ’を、送信機３０内のＭＰＥＧ２エンコーダ３１の出力ＴＳパケットのパケット間の時間間隔Ｔｔｓと同等になるように処理し、ＴＳパケット同士が等時間間隔となったＴＳストリームをＭＰＥＧデコーダ４３に供給する。 - 特許庁 - The DSP 100 comprises a variable length decoder part 40 for performing a variable-length decoding operation to MPEG data, an inverse-quantization part 42 for inversely quantizing the decoded data, and an IDCT part 44 for performing an inverse discrete cosine transform operation, and outputs the data from the IDCT part 44 to an LCD driver 200 via the signal line 198.
ＤＳＰ１００は、ＭＰＥＧデータに対して可変長復号を行う可変長復号部４０と、復号したデータに対して逆量子化を行う逆量子化部４２と、逆量子化したデータに対して逆離散コサイン変換を行うＩＤＣＴ部４４とを有し、ＩＤＣＴ部４４からのデータを信号線１９８を介してＬＣＤドライバ２００に出力する。 - 特許庁 - A program recording apparatus is configured to include: a decoder for extracting caption data and video audio data from a caption data attached television signal in response to the caption data attached television signal supplied from a receiver for receiving caption broadcast; and a writing data generating apparatus for generating a chapter attached video audio recording medium on the basis of the caption data and the video audio data.
字幕放送を受信する受信装置から供給される字幕データ付テレビジョン信号に応答して、前記字幕データ付テレビジョン信号から字幕データと映像音声データとを抽出するデコーダ装置と、前記字幕データと前記映像音声データとに基づいてチャプタ付映像音声記録媒体を生成する書き込み用データ生成装置とを具備して構成する。 - 特許庁 - This device is provided with an enciphering means 4 for inputting an MPEG2 transport stream and outputting an enciphered transport stream, a PCI bus 6 for transferring the enciphered transport stream and a transport decoder 18 for extracting and outputting only the transport packet having the required packet ID from the enciphered transport stream transferred through the PCI bus 6.
ＭＰＥＧ２トランスポートストリームを入力し、暗号化トランスポートストリームを出力する暗号化手段４と、暗号化トランスポートストリームを転送するＰＣＩバス６と、ＰＣＩバス６を介して転送された暗号化トランスポートストリームから、必要なパケットＩＤを持つトランスポートパケットのみを抜き出して出力するトランスポートデコーダ１８とを備えたことを特徴とするディジタル信号転送システム。 - 特許庁 - The video recorder includes: a tuner 101 for selecting broadcast wave; a decoder 102 for decoding the selected data; a recording part 103 for recording the decoded data; an output part 104 for outputting the recorded data; a CPU 105 for generating data for detecting rebroadcast; and a memory 106 for storing data for detecting the rebroadcast.
本発明の録画装置は、放送波を選局するチューナー１０１と、選局されたデータをデコードするデコーダー１０２と、デコードされたデータを記録する記録部１０３と、記録されたデータを出力する出力部１０４と、再放送を検出するためのデータを生成するＣＰＵ１０５と、前記再放送検出を行うためのデータを記憶するメモリー１０６と、を有する。 - 特許庁 - To obtain a control system that can be controlled by a single coder and a single decoder and can realize various error correction capabilities, to obtain an error controller and a transmission and reception controller adopting the error control system and to obtain an optimum transmission capability in response to a fluctuation state of a transmission line.
単一の符号化器，復号化器にて制御可能であり且つ様々な誤り訂正能力を実現可能な誤り制御方式、その誤り制御方式が適用された誤り制御装置、送信及び受信制御装置を提供し、更に、これら方式や装置において、変動する伝送路の状態に応じた最適な伝送能力を提供できるようにする。 - 特許庁 - This image transmitter 1 has a first differential image generator 11, a quantizer 12, a coder 13, a quantization characteristic determination part 14, a first reconstruction image generator 15 and a first image predictor 16 and this image receiver 2 has a decoder 21, an inverse quantizer 22, a second reconstruction image generator 23, an inverse quantization characteristic determination part 24 and a second image predictor 25.
画像送信装置１は、第１差分画像生成器１１と、量子化器１２と、符号化器１３と、量子化特性決定部１４と、第１再構成画像生成器１５と、第１画像予測器１６とを備え、画像受信装置２は、復号化器２１と、逆量子化器２２と、第２再構成画像生成器２３と、逆量子化特性決定部２４と、第２画像予測器２５とを備える。 - 特許庁 - A data control section 26 receiving a time shift reproduction instruction from a program information management section 24 supplies TS data received at present to the video recording reproduction management section 25, and reads the recorded file desired by a user from a storage device 10, and gives the TS data of the read and recorded file to an MPEG 2 decoder section 28 to reproduce the TS data of the video recording file.
データ制御部２６は、番組情報管理部２４からタイムシフト再生指示を受けた場合には、現在受信中のＴＳデータは録画再生管理部２５に供給し、ユーザーが望んでいる録画済みのファイルの読み出しをストレージデバイス１０に行い、読み出した録画済のファイルのＴＳデータをＭＰＥＧ２デコーダ部２８に送り、録画ファイルのＴＳデータを再生させる。 - 特許庁 - This system is provided with an address decoder circuit 5 which decodes all or a part of area of memory capacity, and an address test switching circuit 6 which is a creating means that creates an address test switching output signal 7 of a switching signal which switches the memory capacity by logical calculation of a power supply signal (VDD13) or a test signal 2 and an upper address signal 4.
メモリ容量の全領域または一部の領域をデコードするアドレスデコーダ回路５を有しており、さらに、電源信号（ＶＤＤ１３）またはテスト信号２と最上位アドレス信号４との論理演算によって、メモリ容量の切り換えを行う切換信号のアドレステスト切り換え出力信号７を生成する生成手段であるアドレステスト切り換え回路６が設けられている。 - 特許庁 - An inverse spread circuit 82 applies inverse spread processing to the orthogonal signal by using a spread code, after an error correction decoder 831 applies error correction decoding to the processing result, a convolution coder 85 re-encodes the result, a symbol comparator 86 compares the coding result with the data spread inversely before decoding to obtain an error rate of the data spread inversely.
逆拡散回路８２は、上記直交信号を拡散符号を用いて逆拡散処理し、この処理結果を誤り訂正復号器８３１で誤り訂正復号を行なった後、畳み込み符号化器８５で再び符号化し、この符号化結果と復号前の逆拡散されたデータとをシンボル比較器８６で比較することにより、逆拡散されたデータの誤り率を求める。 - 特許庁 - The apparatus for correcting a block error comprises a CODEC decoder 30 for decoding an inputted image frame to output the decoded image frame; and an error correction section 33 for detecting the block in which the error occurs from the decoded image frame, correcting the detected error block through a median filter, and outputting the corrected image frame.
入力された画像フレームを復号化し、前記復号化された画像フレームを出力するコーデックデコーダ３０と、前記復号化された画像フレームの中からエラーが発生したブロックを検出し、前記検出されたエラーブロックをメディアンフィルタ（ｍｅｄｉａｎ ｆｉｌｔｅｒ）を通して補正し、前記補正された画像フレームを出力するエラー補正部３３とを含んで構成される。 - 特許庁 - The address signal input circuit 200-0 includes an address signal transmitting circuit 210 activated by an activating signal FACT, delay circuits 220, 230 delaying the output of the address signal transmitting circuit 210 and transmitting it, and a delay time selecting circuit 250 selecting either one of the delay circuit 220 or the delay circuit 230 in accordance with the kind of access and transmitting it to an address decoder 40.
アドレス入力回路は、活性化信号ＦＡＴＤによって活性化されるアドレス伝達回路２１０と、アドレス信号伝達回路の出力を遅延して出力する遅延回路２２０、２３０と、アクセスの種類に応じて遅延回路２２０および遅延回路２３０のいずれか一方を選択してアドレスデコーダ４０に伝達する遅延時間選択回路２５０を含む。 - 特許庁 - Then, folding information corresponding to each of those sets of entries for identifying the number of instructions (when they are present) and the dimensions of those instructions is generated by the fold decoders, and stored in the first entry of the set, and transmitted to a main decoder so as to be used at the time of folding the instructions in a decoding period.
畳込むことが可能な命令の数（存在する場合）及び畳込むことが可能な各命令の寸法を識別する夫々の組のエントリの各々に対する畳込み情報が該畳込みデコーダによって発生され且つその組の最初のエントリ内に格納され、次いでデコーディング期間中に命令を畳込む場合に使用するためにメインのデコーダへ送信される。 - 特許庁 - To provide a compression video decoder and a method thereof, which decodes a standard compressed and encoded video stream, directly outputs the decoded image according to a screen size of a display device without using a special scale-down block for scaling down the image, increases a speed by reducing computational complexity for scaling down the image, maintains quality of the original image, and minimizes distortion.
本発明は標準圧縮符号化ビデオストリームを復号化すると共に、別のイメージ縮小のためのスケール−ダウンブロックを使用せず、ディスプレイ装置の画面の大きさに適合するように直接出力できるようにして、イメージを縮小するのに必要な計算量を低減して、速い速度に元のイメージ画質を維持すると共に、歪曲を最小化することができるようにする。 - 特許庁 - Manufactured is the FM character multiplex broadcasting receiver having: an antenna; an FM tuner unit; an FM multiplex signal decoder which demodulates program data of an FM character multiplex broadcasting included in a signal received by the antenna; a storage unit which stores the program data of the FM character multiplex broadcasting; and an information display unit of an electrophoresis type display panel displaying the program data of the FM character multiplex broadcasting.
アンテナとＦＭチューナ部と、前記アンテナの受信した信号に含まれるＦＭ文字多重放送の番組データを復調するＦＭ多重信号デコーダと、前記ＦＭ文字多重放送の番組データを記憶する記憶部と、前記ＦＭ文字多重放送の番組データを表示する電気泳動型の表示パネルの情報表示部を有するＦＭ文字多重放送受信機を製造する。 - 特許庁 - A decoder 6 of an ADPCM scheme comprises switching means 7, 8, 10, 11 for switching and selecting either data of a current sampling term or preceding data by one sampling term as data to be used for decoding and if any error is detected in inputted compression data, preceding data by one sampling term are selected by the switching means 7, 8, 10, 11.
ＡＤＰＣＭ方式の復号化器６に、復号化を行うために用いるデータとして、現在のサンプリング周期のデータか、１サンプリング周期前のデータかのいずれかを切り換えて選択する切換手段７，８，１０，１１を備え、入力された圧縮データに誤りが検出された場合、切換手段７，８，１０，１１によって１サンプリング周期前のデータを選択する。 - 特許庁 - To provide a digital broadcasting receiver capable of shortening time from when starting channel selection to when video display is completed by acquiring, before channel selection, video format information and aspect ratio information on the program of a channel to be selected before channel selection is made after setting the video format information and the aspect ratio information to a monitor, a caption decoder, and an OSD display section.
選局対象チャンネルの番組の映像フォーマット情報及びアスペクト比情報を選局前に取得しその映像フォーマット情報及びアスペクト比情報をモニタ、字幕デコーダ、ＯＳＤ表示部に設定してから選局を開始することで、選局開始から映像表示が完了するまでの時間を短縮できるデジタル放送受信装置を提供する。 - 特許庁 - A cellular phone 1 includes a decoder 825 for converting voice data into a first voice signal, speakers 800A and B for emitting predetermined sound based on the first signal, an equalizer 834 for adjusting the frequency characteristics of the first voice signal to output a second voice signal, and voice signal output terminals 19c and 19d for outputting the second voice signal towards a placing base 900.
携帯電話機１は、音声データを第１音声信号に変換するデコーダ８２５と、第１音声信号に基づいて所定の音を発するスピーカ８００Ａ、Ｂと、第１音声信号の周波数特性を調整して第２音声信号を出力するイコライザ８３４と、第２音声信号を置き台９００側に出力する音声信号出力端子１９ｃ、１９ｄとを備える。 - 特許庁 - A soft output decoding circuit 90 in an element decoder comprises a circuit 156 for calculating a logarithmic likelihood Iγ representing a probability γ determined by the output pattern and receiving value of a code logarithmically for each receiving value, and a circuit 157 for distributing the logarithmic likelihood Iγ such that it corresponds to a branch on a trellis corresponding to the configuration of a code.
要素復号器における軟出力復号回路９０は、受信値毎に、符号の出力パターンと受信値により決定される確率γを対数表記した対数尤度Ｉγを算出するＩγ算出回路１５６と、対数尤度Ｉγを、符号構成に応じたトレリス上の枝に対応するように分配するＩγ分配回路１５７とを備える。 - 特許庁 - ENCRYPTION DEVICE, ENCRYPTION METHOD, ENCRYPTION PROGRAM, COMPUTER-READABLE RECORDING MEDIUM WITH THE ENCRYPTION PROGRAM RECORDED, DECODER, DECODING METHOD, DECODING PROGRAM, THE COMPUTER-READABLE RECORDING MEDIUM WITH THE DECODING PROGRAM RECORDED, ENCRYPTION DECODING SYSTEM, ENCRYPTED LOGIC REVISING DEVICE, RANDOM NUMBER GENERATING DEVICE, REPLACEMENT DEVICE, QUANTUM ENCRYPTION DEVICE, AND ENCRYPTION DEVICE
暗号化装置及び暗号化方法及び暗号化プログラム及び暗号化プログラムを記録したコンピュータ読み取り可能な記録媒体及び復号装置及び復号方法及び復号プログラム及び復号プログラムを記録したコンピュータ読み取り可能な記録媒体及び暗号化復号システム及び暗号ロジック変更装置及び乱数生成装置及び置換装置及び量子暗号装置及び暗号装置 - 特許庁 - An index information generating section 121 of a storage server 120 generates index information to specify a reproduction start time from stream data distributed from an encoder 110, and transmits the generated index information to a distribution server 150 via a management server 140, and the distribution server 150 associates the index information with the stream data and distributes the resulting information to a decoder 160 as content information.
エンコーダ１１０から配信されるストリームデータに蓄積サーバ１２０のインデックス情報生成部１２１が再生開始時刻を特定するためのインデックス情報を生成し、生成したインデックス情報を管理サーバ１４０を介して、配信サーバ１５０に送信し、配信サーバ１５０においてインデックス情報とストリームデータとを関連させてコンテンツ情報としてデコーダ１６０に配信する。 - 特許庁 - When a decoder buffer filling amount after encoding of one or more encoded pictures, following the encoding of the forcedly encoded I-picture, is not smaller than the code amount of the forcedly encoded I-picture, an AU rearrangement control part 60 instructs rearrangement for arranging picture data of the I-picture, following the encoded picture data of the one or more pictures.
ＡＵ並び換え制御部６０は、強制的に符号化されたＩピクチャの符号化に続いて符号化された一又は二以上のピクチャの符号化後のデコーダバッファ充足量が、強制的に符号化されたＩピクチャの符号量以上であるときに、その一又は二以上のピクチャの符号化されたピクチャデータに続いてＩピクチャのピクチャデータを配置する並び換えを指示する。 - 特許庁 - A command decoder 2 synchronizes with an external clock signal CLK when the test mode is set in the semiconductor memory, and sequentially generates an internal control signal that is similar to that when a plurality of commands are inputted in a normal mode at predetermined timing in response to a prescribed external control signal (command) inputted from a control input terminal (/RAS, /CAS, /WE, and /CS).
コマンドデコーダ２は、半導体記憶装置にテストモードが設定されると、外部クロック信号ＣＬＫに同期して、制御入力端子（／ＲＡＳ、／ＣＡＳ、／ＷＥ、及び、／ＣＳ）から入力される所定の外部制御信号（コマンド）に応答して、通常モード動作時に複数のコマンドが入力されたときと同様な内部制御信号を、所定のタイミングで順次に生成する。 - 特許庁 - The refresh control apparatus includes: a row decoder outputting a row decoding signal for activating simultaneously all banks in response to a bank active signal and a row address signal when a refresh command is input; and an enable signal control unit for sequentially delaying and outputting at fixed time intervals sense amplifier enable signals for each bank in response to the bank active signals and the refresh signals.
リフレッシュ命令が入力されると、バンクアクティブ信号とローアドレス信号に応答して全バンクを同時に活性化するためのローデコーディング信号を出力するローデコーダと、前記バンクアクティブ信号とリフレッシュ信号に応答して、バンク別センスアンプイネーブル信号を夫々一定間隔をおいて順次に遅延させて出力するイネーブル信号制御部と、を含むリフレッシュ制御装置を提供する。 - 特許庁 - When pre-charge interrupt is inputted in half way of CAS access, interrupt is not applied to a column selection signal or data of a data bus line locally, but interrupt is applied to a pre-decoder strobe signal by minimizing master clock latch by buffers 10, 20, 40 and a delay time to interrupt internal instruction-enable.
カス（ＣＡＳ）アクセス途中にプリチャージインタラプトが入力されたとき、これをローカル（ｌｏｃａｌ）にカラム選択信号（ｃｏｌｕｍｎｓｅｌｅｃｔｉｏｎ ｓｉｇｎａｌ）、又はデータバスラインのデータにインタラプトを掛けることではなく、バッファ１０、２０、４０でマスタークロックラッチ（ｍａｓｔｅｒ ｃｌｏｃｋ ｌａｔｃｈ）と、インタラプト内部命令イネーブルまでのディレイ時間を最少化してプリデコーダストローブ信号にインタラプトを掛ける。 - 特許庁 - The speech decoder comprises an error detection part for inputting data compressed in frame units and detecting errors in frame units, a synthesis part for expanding and synthesizing the compressed data, and a silent frame generation part for generating a silent frame, and when the error detection part detects an errors, the silent frame generated by the silent frame generation part is used in the synthesis part to synthesize the sound.
フレーム単位に圧縮された圧縮データを入力とし、フレーム単位に誤りを検出する誤り検出部と、圧縮データを伸張・合成する合成部と、無音のフレームを生成する無音フレーム生成部を持ち、誤り検出部で誤りを検出した場合、無音フレーム生成部が生成した無音のフレームを合成部で用い音を合成するようにした。 - 特許庁 - The low-density parity-check code decoder includes: a decoding processing means for carrying out decoding processing; a priority information holding means for holding priority information given in each of the decoding blocks; and a processing decoding block determining means for determining a decoding block whose decoding processing means performs decoding processing on the basis of priority information given to the plurality of decoding blocks to be served to decoding processing.
そして、復号処理を実行する復号処理手段と、上記各復号ブロック毎に付与された優先度情報を保持する優先度情報保持手段と、復号処理に供する複数の復号ブロックに付与された優先度情報に基づき、上記復号処理手段が復号処理する復号ブロックを決定する処理復号ブロック決定手段とを有することを特徴とする。 - 特許庁 - The coder/decoder 100 comprises a coding/decoding processing part which performs coding or decoding processing on each piece of divided data obtained by dividing content data in an operation mode using data of blocks except a block under processing among operation modes of a block coding system and an intermediate value storage part in which processing results or input values of the coding/decoding processing part are stored by every content.
暗号化号化／復号化装置１００は、ブロック暗号方式の操作モードのうち処理中のブロック以外のブロックのデータを用いる操作モードで、コンテンツデータを分割した各分割データに対して暗号化又は復号化処理を行う暗号化／復号化処理部と、コンテンツ毎に暗号化／復号化処理部の処理結果又は入力値が保存される中間値記憶部とを含む。 - 特許庁 - Further, the speech switching device comprises a sound switching unit (32), which selects one of the first sound signal from the first input buffer unit (16) and the second sound signal from the second input buffer unit (20) and switches the first sound signal to the second sound signal, and one sound decoder (36) which decodes the sound signal from the sound switching unit (32).
音声切換装置は、更に、前記第１の入力バッファ部（１６）からの第１の音声信号及び第２の入力バッファ部（２０）からの第２の音声信号のうち１つの音声信号を選択するとともに、第１の音声信号から第２の音声信号への切換を行う音声切換部（３２）と、前記音声切換部（３２）からの音声信号を復号する１つの音声デコーダ部（３６）と、を含む。 - 特許庁 - When decoding an encoded bit plane of compressed image data whose picture header includes the bit plane obtained by encoding binary flag information, as a bit plane, of each macro block of a picture which is divided into a plurality of the macro blocks, a residual value bit plane decoder 101 continues to perform decoding until the residual bit plane is obtained for an encoded residual value bit plane and then outputs the decoded result as intermediate data.
複数のマクロブロックに分けられたピクチャの各マクロブロックの２値フラグ情報をビットプレーンとして符号化して得た符号化ビットプレーンがピクチャヘッダに含まれる圧縮画像データに対して、符号化ビットプレーンを復号する際に、残留値ビットプレーン復号部１０１は、符号化残留値ビットプレーンに対して残留値ビットプレーンを得るまでの復号を行って復号結果を中間データとして出力する。 - 特許庁 - The field sequential system drive circuit, that consists of an analog/digital converter circuit that converts at least a video signal consisting of R, G, B signals into digital signals, of a field memory to which the converted digital signal is written by each field, and of a field sequential control circuit controlling a color decoder, the analog/digital converter circuit and the field memory, is integrated into one chip.
少なくとも、ビデオ信号からＲ、Ｇ、Ｂの映像信号に分割された映像信号をデジタル信号に変換するＡ／Ｄ変換回路と、変換されたデジタル信号を１フィールド毎書込むフィールドメモリと、カラーデコーダ、Ａ／Ｄ変換回路、フィールドメモリを制御するフィールドシーケンシャル制御回路で構成されるフィールドシーケンシャル方式駆動回路を１チップに集積したフィールドシーケンシャル方式駆動回路用集積回路とする。 - 特許庁 - This decoder is provided with automatic selection functions 27, 19 that automatically select and output a program signal estimated most valid among stream signals including a plurality of program signals when detecting discontinuous information representing discontinuity of the configuration off the stream signals among the stream signals including a plurality of the program signals received from a reproducing device and with a decoding function 17 that decodes the selected program signal.
再生装置から入力された複数の番組信号を含むストリーム信号の中から、この信号構成の不連続を意味する不連続情報を検出すると、ストリーム信号の複数の番組信号の中から最も妥当と思われる番組信号を自動的に選択し出力する自動選択機能２７，１９と、ここで選択した番組信号を復号化する復号化機能１７とをもったデコーダ装置。 - 特許庁 - A cache system of an embodiment of the invention includes: a volatile cache memory; a nonvolatile cache memory with the same capacity as that of the volatile cache memory; an address decoder designating the same line for the volatile cache memory and the nonvolatile cache memory; and a save region for storing data inputted from the volatile cache memory and outputting the stored data to the volatile cache memory.
本発明の実施形態によるキャッシュシステムは、揮発性キャッシュメモリーと、前記揮発性キャッシュメモリーと同容量の不揮発性キャッシュメモリーと、前記揮発性キャッシュメモリーと前記不揮発性キャッシュメモリーとに対して同じラインを指定するアドレスデコーダと、前記揮発性キャッシュメモリーから入力されるデータを記憶し、記憶したデータを前記揮発性キャッシュメモリーへ出力する退避領域とを有することを特徴とする。 - 特許庁 - A decoder 300 performs sum-product decoding operation over a codeword series generated by convolutional coding at an encoding side using an expanded parity check matrix generated by using a first parity check row element defined by a first parity check polynomial of convoltional coding and a second parity check row element defined by a second parity check polynomial of convolutional coding equivalent to the first check polynomial.
復号部３００は、畳み込み符号の第１のパリティ検査多項式によって定義される第１のパリティ検査行要素と、第１の検査多項式と等価である畳み込み符号の第２のパリティ検査多項式によって定義される第２のパリティ行要素と、を用いて形成される拡張されたパリティ検査行列を用いて、符号化側で畳み込み符号により生成された符号語系列に対し、Sum-Product復号を行う。 - 特許庁 - As a means for speeding up a state judgment process for realizing real-time performing ability required for H1 bytes, H2 bytes that arrive every 125μsec, each module can be equipped with an H1, H2 byte decoder in which state judgment is possible only with reference to estimation results upon a software program through decoding beforehand an estimation condition estimated at the time of performing state transition judgment by a hardware process.
各々のモジュールは、１２５μ秒毎に到着するＨ１バイト、Ｈ２バイトに対して要求されるリアルタイム性を実現するための状態判定処理を高速化する手段として、状態遷移判定の際に評価される評価条件を予めハードウェア処理によってデコードすることにより、ソフトウェアプログラム上は評価結果の参照だけで状態判定可能としたＨ１Ｈ２バイトデコーダを備えることができる。 - 特許庁 - A segment decoder 14 selects, when one segment address is input from the outside, one segment corresponding to the address and connects the selected segment to the first DL driver 12a, and selects when two or more segment addresses are input from the outside, two or more segments corresponding to the addresses and connects the two selected segments to the first DL driver 12a and the second DL driver 12b, respectively.
セグメントデコーダ１４は、外部から１個のセグメントのアドレスが入力されたときに、アドレスに対応する１個のセグメントを選択し、選択したセグメント第１ＤＬドライバ１２ａへ接続し、外部から２個以上のセグメントのアドレスが入力されたときに、アドレスに対応する２個以上のセグメントを選択し、選択した２個のセグメントをそれぞれ第１ＤＬドライバ１２ａと第２ＤＬドライバ１２ｂへ接続する。 - 特許庁 - The semiconductor storage device is equipped with: a command latch circuit 130 for latching a command signal CMD; an address latch circuit 140 for latching an address signal ADD; a mode latch circuit 150 for latching a mode signal MOD; and a command decoder 170 for selecting the address latch circuit 140 when a normal command is latched to the command latch circuit 130, and selecting the mode latch circuit 150 when an adjustment command is latched.
コマンド信号ＣＭＤをラッチするコマンドラッチ回路１３０と、アドレス信号ＡＤＤをラッチするアドレスラッチ回路１４０と、モード信号ＭＯＤをラッチするモードラッチ回路１５０と、コマンドラッチ回路１３０に通常コマンドがラッチされたことに応答してアドレスラッチ回路１４０を選択し、調整コマンドがラッチされたことに応答してモードラッチ回路１５０を選択するコマンドデコーダ１７０とを備える。 - 特許庁 - An effect that the network facsimile equipment FX having the IP telephone call function is realized at low cost is obtained since the network facsimile equipment FX is provided with a handset HS, a CODEC (coder decoder) for signal conversion required for IP telephone communication and realizes the IP telephone communication by using a network communication means (network interface circuit, a network transmission control part) originally provided in the network facsimile equipment FX.
ネットワークファクシミリ装置ＦＸにハンドセットＨＳを設け、ＩＰ電話通信に必要な信号変換のためのＣＯＤＥＣを備え、ネットワークファクシミリ装置ＦＸに元々備えられているネットワーク通信手段（ネットワークインターフェイス回路、ネットワーク伝送制御部）を用いて、ＩＰ電話通信を実現するので、ＩＰ電話通信機能を備えたネットワークファクシミリ装置ＦＸを安価に実現することができるという効果を得る。 - 特許庁 - A decoder selector 22 decodes parallel data obtained by converting serial data transmitted from a CPU 12, and selects one of signals showing the decision result of a received field strength deciding circuit 23, a plurality of decision results of an intermediate frequency deciding circuit 24 and the decision result of a stereo deciding circuit 25 based on the decode result, and outputs it from an output port 26 to an external CPU 12.
デコーダ・セレクタ２２は、ＣＰＵ１２から送信されてくるシリアルデータを変換して得られたパラレルデータをデコードし、そのデコード結果に基づいて、受信電界強度判定回路２３の判定結果、中間周波判定回路２４の複数の判定結果及びステレオ判定回路２５の判定結果を示す信号の内の１つを選択して出力ポート２６から外部のＣＰＵ１２に出力させる。 - 特許庁 - A decoder reads extended segment data on the segment (data obtained by collectively encoding image data on the segment and a part of image data on adjacent segments) from a CGROM based on address information on the designated segment, decides an unnecessary region (region to be deleted) corresponding to a part of the added adjacent segments on decoded data obtained by performing decoding processing and decides a plotting designation (step S2).
デコーダは、その指定セグメントのアドレス情報に基づき、ＣＧＲＯＭから、そのセグメントについての拡張セグメントデータ（そのセグメントの画像データと隣接セグメントの一部の画像データをまとめて符合化したもの）を読み出してきて、復号化処理を行い得られた復号化データについて、付加した隣接セグメントの一部に対応する不要な領域（削除する領域）を決定すると共に、描画先を決定する（ステップＳ２）。 - 特許庁 - To provide a contents information transmission method, the recording method, transmitter, recorder, transmission medium and recording medium thereof, by which a decoder side cannot respectively identify key generating algorithms used for encryption according to each designated algorithm number only with the intelligence given to an encryption side, so as to more vigorously prevent unauthorized reproduction and copy of contents information, thereby enhancing copyright protection.
暗号化側に与えられる知識のみでは、復号化側において、指定された各アルゴリスム番号に従って暗号化に用いた鍵生成アルゴリスムをそれぞれ特定できないようにすることにより、コンテンツ情報の不正な再生、コピーをより強力に防止し著作権保護の強化を可能とするコンテンツ情報伝送方法、記録方法、伝送装置、記録装置、伝送媒体、及び記録媒体を提供すること。 - 特許庁 - A data processor 2 is provided with a processing part 21 for outputting an address for designating data to be processed by the data processor 2 in data stored in a storage device 1 and an encoder/decoder 22 for encoding the address outputted from the processing part 31, sending the encoded address to the storage device 1, receiving encoded data from the storage device 1 and decoding the encoded data.
データ処理装置２は、記憶装置１に記憶されたデータのうちデータ処理装置２によって処理されるべきデータを指定するアドレスを出力する処理部２１と、処理部２１から出力されたアドレスを暗号化し、暗号化されたアドレスを記憶装置１に送り、記憶装置１から暗号化されたデータを受け取り、暗号化されたデータを復号化する暗号化／復号化器２２とを備えている。 - 特許庁 - The image decoder 250 is provided with an image decoding means 209 that decodes a coded input image entered from a data input terminal IN, an electronic watermark detection means 214 that detects an electronic watermark from the decoded image, a noise superimposing means 214 that superimposes a noise on the decoded image, and an output image buffer 210 that temporarily stores an output image on which the noise is superimposed.
画像復号化装置２５０は，データ入力端子ＩＮ２から入力された符号化された入力画像を復号する画像復号化手段２０９と，復号画像から電子透かしを検出する電子透かし検出手段２１３と，復号画像にノイズを重畳するノイズ重畳手段２１４と，ノイズを重畳した出力画像を一時保存する出力画像バッファ２１０とを有する構成を特徴としている。 - 特許庁 - A video decoder disclosed herein includes a frame memory 102 with areas storable decoded video data streams in a prescribed slot unit, when an image processing section 105 displays the decoded video data streams stored in the frame memory 102 in the slot unit, the areas of the frame memory storing the displayed decoded video data streams are brought into free areas, and the free areas are used to store decoded video data streams for succeeding decode processing.
所定のスロット単位の復号化ビデオデータストリームを格納可能な領域を有するフレームメモリ１０２とし、フレームメモリ１０２にスロット単位で格納された復号化ビデオデータストリームが画像処理部１０５により表示されたとき、表示された復号化ビデオデータストリームが格納されているフレームメモリの領域を空き領域として、次の復号処理を行った復号化ビデオデータストリームを格納する。 - 特許庁 - An error corrector comprises an input controller 601 to be fed serially with a received bit series, four element decoders 602-605 for decoding the inputted received bit series by Viterbi decoding and an output controller 606 for selecting and outputting one of decoding results of the element decoders 602-605, according to the size of state-metric values generated by each element decoder 602-605.
誤り訂正装置は、受信ビット系列をシリアルに入力する入力制御装置６０１と、入力された受信ビット系列をビタビ復号により復号する４つの要素復号器６０２〜６０５と、各要素復号器６０２〜６０５が生成したステートメトリックの値の大小により、要素復号器６０２〜６０５の復号結果から1つを選択して出力する出力制御装置６０６とを備える。 - 特許庁 - A first selector 101 receives image data and discrimination circuit pixel information denoting information by each pixel of the data, selects prescribed bits of the first pixel information to generate 2nd pixel information, a 2nd selector 103 selects one from among a plurality of data in a register file 102, on the basis of the second pixel information and outputs the data as fourth pixel information, and a decoder 104 decides on the pixel attributes.
画像データと、その画素毎の情報を示す第１の画素情報を入力し、第１選択器１０１で前記第１の画素情報の所定ビットを選択して第２の画素情報を生成し、第２選択器１０３で該第２の画素情報に基づき、レジスタファイル１０２内の複数データから一つを選択して第４の画素情報として出力し、デコーダ１０４で画素属性を決定する。 - 特許庁 - A moving picture decoder 101 decodes a moving picture signal; an RGB matrix arithmetic section 103 converts a decoded video signal in the YCbCr form into a video signal in the RGB form; and a contrast/brightness adjustment section 104 adjusts the contrast/brightness of the video signal having been converted into the RGB form and a liquid crystal display panel 109 of a liquid crystal display module section 110 displays the video signal after the adjustment.
動画像復号器１０１で動画像信号を復号し、ＲＧＢマトリックス演算部１０３で、その復号されたＹＣｂＣｒ形式の映像信号をＲＧＢ形式に変換し、コントラスト／ブライト調整部１０４で、先にＲＧＢ形式に変換された映像信号のコントラスト／ブライトを調整し、この調整後の映像信号を液晶表示モジュール部１１０の液晶パネル１０９に表示する。 - 特許庁 - The digital broadcasting receiver having a tuner, a TS decoder and the like includes a control unit which controls the whole; a ROM which stores program for performing various processing; a BML browser, an HTML browser, and a graphics plane; a switching unit for selecting one of the BML browser and the HTML browser alternatively to be connected with the graphics plane; and an application state monitor memory unit which monitors the state of the application.
デジタル放送受信装置はチューナとＴＳデコーダなどを有し、さらに、全体を制御する制御部と、各種処理を行うためのプログラムを格納するＲＯＭと、ＢＭＬブラウザと、ＨＴＭＬブラウザと、グラフィックスプレーンと、ＢＭＬブラウザと、ＨＴＭＬブラウザとのいずれをグラフィックスプレーンに接続するかを択一的に切り替えるスイッチ部と、アプリケーションの状態を監視するアプリケーション状態監視メモリ部とを有している。 - 特許庁 - A receiver 400 comprises: a two-direction-switching bit deinterleaver 406 which can switch forward-direction writing and reverse-direction writing to the main signal by a row number corresponding to the modulation degree of the bit interleaving; a bit deinterleaver 407 for reading which performs bit deinterleaving by reading sequentially by the row number corresponding to the modulation degree of the bit interleaving; and an LDPC decoder 408 which performs LDPC decoding.
受信装置４００は、主信号に対して、ビットインターリーブの変調次数に応じた列数で順方向書込み又は逆方向書き込みの切り替えを行う両方向切替型ビットデインターリーバ４０６と、ビットインターリーブの変調次数に応じた列数で順次読出しを行うことによりビットデインターリーブを施す読出し用ビットデインターリーバ４０７と、ＬＤＰＣ復号を施すＬＤＰＣ復号器４０８とを備える。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
