「Flash memory」を含む例文一覧(4423)
＜前へ 1 2 .... 66 67 68 69 70 71 72 73 74 .... 88 89 次へ＞- A CPU 10 executes one of the first program and the second program based on a memory map where the addresses of the flash ROM 14 and the IC card 9 are logically arranged.
ＣＰＵ１０は、フラッシュＲＯＭ１４とＩＣカード９とのアドレスが論理的に配置されたメモリマップに基づいて、第１のプログラム及び前記第２のプログラムのいずれか一方を実行する。 - 特許庁 - To provide a manufacturing method for a semiconductor device that can maintain uniform distribution characteristics of impurities injected and manufacture a low working voltage transistor or flash memory cell.
注入された不純物の均一な分布特性を確保し、低い動作電圧のトランジスタ又はフラッシュメモリセルを製造することが可能な半導体素子の製造方法を提供する。 - 特許庁 - To avoid a case where writing of data concentrates in a specific area of a flash memory when the writing or rewriting of the data concentrates upon an area of a specific range of LBAs (Logical Block Addresses).
ＬＢＡが特定範囲の領域にデータの書き込みや書き換えが集中したときに、データの書き込みがフラッシュメモリの特定の領域に集中することを回避する。 - 特許庁 - The housing includes a fixed or removable mass storage device 20 and a logic circuit system 28 for transferring data between the flash memory module and the mass storage device.
ハウジングは、フラッシュメモリモジュールと大容量記憶装置との間でデータ転送を行なうために、固定または取外し可能な大容量記憶装置２０と論理回路系２８とを中に含む。 - 特許庁 - When the valid/invalid flag flg shows the invalidity of the firmware data, data of the firmware stored on a front end block 2 side are transferred for updating on the flash memory.
有効／無効フラグｆｌｇがファームウェアデータの無効を示しているときは、フロントエンドブロック２側にて保存されているファームウェアのデータを転送させ、フラッシュメモリ上で更新を行うようにされる。 - 特許庁 - To obtain a semiconductor flash memory in which a high speed access property is kept and a re-utilization property of good circuit layout can be achieved between a high reliability block and a normal reliability block.
高速アクセス性を維持し、かつ高信頼性ブロックと通常信頼性ブロックとの間で良好な回路レイアウトの再利用性が実現できる半導体フラッシュメモリを得ること。 - 特許庁 - A CPU 11 sets, through a strobe-area setting process, strobe area information indicating combinations of the strobe areas to which strobe signals are applied at the same time, and stores this information in a flash memory 14.
ＣＰＵ１１は、ストローブエリア設定処理によって、同じタイミングでストローブ信号を印加するストローブエリアの組み合わせを示すストローブエリア情報を設定してフラッシュメモリ１４に記憶させる。 - 特許庁 - To provide a method for erasing information stored in a flash memory element by which erasing operations can be performed in a byte unit by performing erasure by using a hot hole injecting method.
ホットホール注入方法を用いて消去を行なうことにより、バイト単位で消去動作を行なうことができるフラッシュメモリ素子における記憶情報の消去方法を提供すること。 - 特許庁 - At the time of registering a template fingerprint image, a plurality of fingerprint image data of fingertips whose positional relations are different are stored in a flash memory 6 as template fingerprint image data P1, P2 and P3.
テンプレート指紋画像の登録時に、複数枚の互いに位置関係の異なる指先の部分の指紋画像データをテンプレート指紋画像データＰ１、Ｐ２、Ｐ３をフラッシュメモリ６に記憶させる。 - 特許庁 - When the semiconductor integrated circuit device 1 is shifted to a boot mode after resetting, a CPU 3 reads a boot program for downloading a control program for a flash memory 2 from a boot ROM 10.
リセット後、半導体集積回路装置１がブートモードに遷移すると、ＣＰＵ３がブートＲＯＭ１０からフラッシュメモリ２の制御プログラムをダウンロードするためのブートプログラムを読み出す。 - 特許庁 - After reading from a flash memory the photographed pictures by a CCD, whether the pictures are photographing mistakes or not is judged together with the causes of the photographing mistakes by evaluation processings (146) using picture analyses.
ＣＣＤによって撮像された画像をフラッシュメモリから読み出し、画像分析により評価処理（１４６）でそれらの画像が撮影ミスであるかどうかをその原因と共に調べる。 - 特許庁 - To provide a portable data storage device with the function of reproducing a writable medium storing digital data from a flash memory card or an outside peripheral device without needing a computer.
フラッシュ・メモリーカード或いは外部周辺装置からデジタルデータを保存し、コンピュータを必要としない書き込み可能媒体の再生機能付ポータブルデータ記憶装置を提供することである。 - 特許庁 - When the power is restored, the recovery information saved in the flash memory 44 is restored to the RAM 43, and the Pachinko machine 1 can continue the game interrupted by the power failure.
停電が解消すると、フラッシュメモリ４４に退避されていたリカバリ情報がＲＡＭ４３へ復帰され、パチンコ機１は停電発生前の状態から遊技を続行することができる。 - 特許庁 - In this regards, data indicating whether the day and time of beginning to use has been stored or not is stored in the flash memory so that the day and time of beginning to use is not rewritten when it has been stored already.
その際、使用開始日時が記憶済みか否かを示すデータをフラッシュメモリに持たせ、使用開始日時が記憶済みであるときは、使用開始日時の書き換えをさせない。 - 特許庁 - In a storage area of a flash memory 11, a block which is the unit of erasing is divided into physical pages, the physical pages are furthermore divided into logical pages, and a redundant part is provided in every physical page.
フラッシュメモリ１１の記憶領域は、消去の単位であるブロックが物理ページへと分割され、物理ページは更に論理ページへと分割されており、物理ページ毎に冗長部がある。 - 特許庁 - Then, a volume of recording data A recorded by voice recording processing is calculated by the set time (S5) and it is decided how large an amount of space B of a flash memory 11 is (S6).
そして、該設定した時間で、音声録音処理により録音される録音データ容量Ａを算出し（Ｓ５）、フラッシュメモリ１１の空き容量Ｂがどのくらいあるかを判定する（Ｓ６）。 - 特許庁 - A flash memory 1 is provided with a boost circuit 5b for operation generating initial verification-voltage used for initial verifying at the time of read-out operation included in write-in and erase operation.
フラッシュメモリ１には、書き込みや消去動作に含まれる読み出し動作時の初期ベリファイに用いられる初期ベリファイ電圧を生成するオペレーション用ブースト回路５ｂが設けられている。 - 特許庁 - After the electrical power supply is resumed, the recovery information saved in the flash memory 44 returns to the RAM 43, and a Pachinko machine 1 resumes the game from the state before the occurrence of the electrical power failure.
停電が解消すると、フラッシュメモリ４４に退避されていたリカバリ情報がＲＡＭ４３へ復帰され、パチンコ機１は停電発生前の状態から遊技を続行することができる。 - 特許庁 - To provide a flash memory cell capable of preventing a recovery failure, reducing a recovery time, and improving electric characteristics of a device and the reliability of a circuit, and to provide a method of erasing the same.
リカバリ不良を防止し、リカバリ時間を減少させ、素子の電気的特性及び回路の信頼性を向上させることが可能なフラッシュメモリセル及びその消去方法を提供する。 - 特許庁 - Change of contents of a storage means (adjustment value) and rewrite of an incorporated ROM (flash memory ROM) are permitted only in a specific system out of a plurality of communication modes to prevent erroneous operation and erroneous write.
また、複数の通信モードの内、特定方式でのみ、記憶手段（調整値）の変更、内臓ＲＯＭ（フラッシュＲＯＭ）の書き換えの許可することで、誤動作、誤書込の防止にもなる。 - 特許庁 - The apparatus for monitoring the life of a flash memory storage sequentially collects data on the number of block rewrites, record life, and device operation rate as record values at all operating devices, and calculates an expected life.
フラッシュメモリ・ストレージ寿命監視装置は、実績値としてのブロック書換回数、実績寿命、装置稼働率をすべての稼動装置にて逐次データ収集し、予測寿命を算出する。 - 特許庁 - To solve such a problem that a flash EEPROM has a limit of the number of times of rewriting and a specific memory block having high rewriting frequency is made defective early.
フラッシュＥＥＰＲＯＭは、書換え回数の制限があり、書換え頻度の高い特定のメモリブロックが早期に不良となるためかかるメモリブロックを救済することを目的とする。 - 特許庁 - When the heat load value exceeds the limit of the predetermined value, and the actual temperature of the flash memory reached under the limit of the predetermined temperature, consistency detection for the set of data are performed and when it became clear that there is an inconsistency, the erroneous set of data in the flash memory are put into reprogramming to have consistency based on the set of correct programming.
蓄積された熱負荷値が予め規定された値の限界を超えたとき、及びフラッシュメモリの実際の温度が予め規定された温度の限界以下になったときに、データの組の一貫性の検査がなされ、一貫性がないことがはっきりしたときに、フラッシュメモリ内の誤ったデータの組が一貫性を有するように正しいデータの組に基づいて再プログラミングされる。 - 特許庁 - To improve reliability of a flash memory device by applying a lower reading or detecting voltage as the temperature of an element is higher, and applying a higher reading or detecting voltage when a power supply voltage is higher to maintain an always constant threshold value voltage margin of a program cell or a deletion cell regarding the voltage generator of the flash memory device.
本発明は、フラッシュメモリ装置の電圧生成器に関するものであり、素子の温度が高くなるほど読み出しまたは検出電圧を低く印加し、電源電圧が高い時は読み出しまたは検出電圧は高く印加することにより、常に一定のプログラムセルまたは消去セルのしきい値電圧マージンを維持するようにしてフラッシュメモリ装置の信頼性を高める。 - 特許庁 - In the write operation of the NAND-type flash memory, a row decoder applies a first voltage lower than a voltage applied to a control gate of other memory cells of a NAND string to a control gate of a first memory cell adjacent to a drain side selection gate transistor in NAND strings to cut off an area between the other memory cells of the NAND strings and the drain side selection gate transistor.
ＮＡＮＤ型フラッシュメモリの書き込み動作時において、ロウデコーダは、ＮＡＮＤストリングのうちドレイン側選択ゲートトランジスタに隣接する第１のメモリセルの制御ゲートに、ＮＡＮＤストリングの他のメモリセルの制御ゲートに印加される電圧よりも低くい第１の電圧を、前記ＮＡＮＤストリングの他のメモリセルと前記ドレイン側選択ゲートトランジスタとの間をカットオフするように、印加する。 - 特許庁 - This flash memory device includes a cell array including a plurality of memory cells belonging to either of a first region and a second region, and a read-out voltage adjusting part which decides read-out voltage for reading first data stored in the memory cell belonging to the first region while referring to the second data read from the memory cell belonging to the second region.
本発明によるフラッシュメモリ装置は、第１領域及び第２領域のうち、何れか一つに属する複数のメモリセルを含むセルアレイと、前記第２領域に属するメモリセルから読み出された第２データを参照して前記第１領域に属するメモリセルに格納された第１データを読み出すための読み出し電圧を決める読み出し電圧調整部と、を含む。 - 特許庁 - In a contents data processing system, preset contents data Mp are beforehand recorded to a ROM3, user contents data Mu which are set by the user are recorded in a user memory 4 (a flash memory), and provided contents data are loaded into the system from an external device such as a server Sv or the like.
このコンテンツデータ処理システムでは、ＲＯＭ３にプリセットコンテンツデータＭｐが予め記録され、ユーザが設定したユーザコンテンツデータＭｕがユーザメモリ（フラッシュメモリ）４に記録され、さらに、サーバＳｖ等の外部装置から提供コンテンツデータをロードすることができる。 - 特許庁 - To provide a nonvolatile semiconductor storage device capable of realizing a channel elimination type flash memory capable of preventing a market failure involved closely in such a bit failure that a short-circuit between a wordline and a base occurs even if W/E of a memory cell is repeated, and to provide an electronic card and electronic equipment.
メモリセルのＷ／Ｅ を繰り返してもワード線・基盤間が短絡してしまうようなビット不良に絡んだ市場不良を防止可能なチャネル消去型フラッシュメモリを実現し得る不揮発性半導体記憶装置、電子カードと電子装置を提供する。 - 特許庁 - The flash memory device comprises a plurality of columns connected to a plurality of memory cells respectively, a column selecting circuit responding to a column address and selecting a part out of a plurality of columns, and a plurality of sense amplifier groups connected to a column selected by this column selecting circuit.
フラッシュメモリ装置は、それぞれが複数のメモリセルと連結された複数の列と、列アドレスに応答して複数の列のうち一部を選択する列選択回路と、この列選択回路により選択された列に連結された複数の感知増幅器グループとを含む。 - 特許庁 - To prevent charges accumulated in a charge accumulating area of a trap film of a MONOS-type (metal oxide nitride oxide silicon-type) to migrate, by only simply changing the structure of the MONOS-type flash memory, and to resolve a problem that the read margin of the memory reduces.
ＭＯＮＯＳ型フラッシュメモリに関し、ＭＯＮＯＳ型フラッシュメモリの構造に簡単な改変を加えるのみで、トラップ膜の電荷蓄積領域に蓄積される電荷がマイグレーションすることを抑止し、メモリの読み出しマージン縮小の問題を解消しようとする。 - 特許庁 - When a command indicating a request of program guide information of a program in the same time on a different channel is notified, a program guide processor 2 first acquires a present time, and subsequently, acquires EIT (schedule) of a network channel designated by the previously notified command from a memory 7 or a flash memory 8.
番組表処理部２は、裏番組の番組表情報の要求を示すコマンドが通知されると、まず現在時刻を取得し、次に、先に通知されたコマンドに指定されたネットワークのチャンネルのEIT（schedule）をメモリ７またはフラッシュメモリ８から取得する。 - 特許庁 - The NAND flash memory has a structure that a silicon nitride film 21 is formed as a spacer in the side wall of an interlayer insulating film 20 in a contact hole 8 between the gate electrodes 5, 5 of a memory cell region 2 and the contact hole 9 of a high voltage resistance transistor 6 in the peripheral circuit region 3.
ＮＡＮＤフラッシュメモリで、メモリセル領域２のゲート電極５、５間のコンタクトホール８と周辺回路領域３の高耐圧トランジスタ６のコンタクトホール９とに、層間絶縁膜２０の側壁にスペーサとしてのシリコン窒化膜２１を形成する構成である。 - 特許庁 - To provide a well-voltage setting circuit of a nonvolatile semiconductor memory, where latchup can be prevented in a shutdown sequence after applying an erasing pulse has finished in the case that channel deletion is performed by using a flash memory, and to provide a semiconductor storage device having the circuit.
フラッシュメモリでチャネル消去を行う場合に、消去パルスの印加が終了した後のシャットダウンシーケンスにおいて、上記ラッチアップを防止できる不揮発性半導体メモリのウェル電圧設定回路およびそれを備えた半導体メモリ装置を提供する。 - 特許庁 - The nonvolatile memory like a flash memory decides data in writing operation to skip the writing of bits being logic '1' (or logic '0') of the write data and successively write bits of logic '0' (or logic '1').
フラッシュメモリのような不揮発性メモリにおいて、書込み時にデータを判定して書込みデータが論理“１”（もしくは論理“０”）であるビットの書込みは飛ばして、書込みデータが論理“０”（もしくは論理“１”）であるビットに対応した書込みを連続して行なって行くようにした。 - 特許庁 - A command signal and an address are supplied from a bus/memory control circuit 1 through switchers 3-1 to 3-8 and switches 4-1 to 4-8 to NAND flash memories 2-1 to 2-64 whose CE(Chip Enable) is made active according to the instruction of a bus/memory control circuit 1.
バス／メモリ制御回路１の指示により、ＣＥ（Chip Enable）がアクティブとなったＮＡＮＤフラッシュメモリ２−１〜２−６４に、バス／メモリ制御回路１からコマンド信号およびアドレスが切換器３−１〜３−８、およびスイッチ４−１〜４−８を介して供給される。 - 特許庁 - The memory controller provides a means to specify an erased block in the flash memory 2 in respond to a command supplied from a host computer 5, a means to diagnose a status of the erased block and a means to write data into the diagnosed and erased block.
ホストコンピュータ５より供給される書き込みコマンドに応答してフラッシュメモリ２内の消去済みブロックを特定する手段と、特定された消去済みブロックの状態を診断する手段と、診断された消去済みブロックにデータを書き込む手段とを備える。 - 特許庁 - A flash memory (1) has a plurality of nonvolatile memory cells (2) whose threshold voltages are changed by application of high voltage and a control circuit (5) controlling the threshold voltages changed by the application of high voltage to target write or erase threshold voltage.
フラッシュメモリ（１）は、高電圧の印加によって閾値電圧が変化される複数の不揮発性メモリセル（２）と、高電圧の印加によって変化される閾値電圧を書込み状態又は消去状態とされる目的の閾値電圧に制御する制御回路（５）と、を有する。 - 特許庁 - A flash memory 14 which is to download firmware is divided to a plurality of memory banks so that writing and erasing can be performed for every bank, and stores a plurality of function programs of function programs A-D constituting existing firmware in each bank with version identifiers thereof.
ファームウェアをダウンロードすべきフラッシュメモリ１４は、複数のメモリバンク分割され、バンク毎に書き込み、消去を行うことができ、既存のファームウェアを構成する機能プログラムＡ〜Ｄの複数の機能プログラムを、そのバージョン識別子と共に各バンクに格納している。 - 特許庁 - The digital camera is provided with a flash memory 28 that can store intermingled moving picture data and still picture data and a CPU 21 that selects optional still picture data with respect to the moving picture data stored in the memory 28 and sets the selected still picture data for preview image data of the moving picture data.
動画データと静止画データとを混在して記憶可能なフラッシュメモリ28と、このメモリ28に記憶される動画データに対して、任意の静止画データを選択し、選択した静止画データを動画データのプレビュー画像データとして設定するＣＰＵ21とを備える。 - 特許庁 - To provide a technique for automatic recovery of data of an OS without human intervention when the data of the OS stored in a memory that can store a large amount of data but for a relatively short period of time such as a NAND flash memory is broken and is not allowed to be booted up.
ＮＡＮＤ ＦＬＡＳＨ等の大容量を有するがデータ保持期間が比較的短いメモリに保持されているＯＳのデータが壊れて起動出来なくなってしまっても、人の手を煩わせずに自動的に復旧させる為の技術を提供すること。 - 特許庁 - The method is preferable for preventing a bit error by read-disturb, bit data changed with time can be restored, and reliability of the flash memory 4 can be improved by preventing occurrence of a bit error.
リードディスターブによるビットエラーの予防に好適であり、経時的に変化したビットデータを回復させることができ、ビットエラーの発生を未然に防止してフラッシュメモリ４の信頼性を向上させることができる。 - 特許庁 - To provide a manufacturing method of a non-volatile memory device capable of obtaining an NOR flash cell having the minimum area (2F^2) without using any SAS and SA-STI processes.
本発明はＳＡＳ工程やＳＡ−ＳＴＩ工程を使わないで最小の面積（２Ｆ^２）を持つＮＯＲフラッシュセルを具現することができる不揮発性メモリー素子の製造方法を提供する。 - 特許庁 - To provide a method of manufacturing NAND flash memory device by which, in a process wherein a bonding region of a selective transistor is exposed to form a contact plug, a gate and the contact plug are prevented from short-circuiting.
ＮＡＮＤ型フラッシュメモリの形成において、選択トランジスタの接合領域を露出させ、コンタクトプラグを形成する過程でゲートとコンタクトプラグが短絡することを防止する製造方法を提供する。 - 特許庁 - Among a series of commands of a processor, a command having no possibility of change or a command having low possibility of change is stored in an inexpensive command ROM 3 or a command flash 5 being a nonvolatile memory.
プロセッサの一連の命令のうち、変更の可能性がない命令又は変更の可能性が低い命令を、低コストの命令ＲＯＭ３又は不揮発性のメモリである命令Ｆｌａｓｈ５に格納する。 - 特許庁 - The controller 40 specifies a block BK having the most edges to a hand-wag direction with regard to an original image information of a correction object read from an external flash memory MO when a correction mode is selected.
コントローラ４０は、補正モードが選択された場合に、外部フラッシュメモリＭＯから読み込んだ補正対象の原画像情報について、手ぶれ方向に最もエッジが多いブロックＢＫを特定する。 - 特許庁 - To provide a method for fabricating a semiconductor device, in which the coupling rate between a control gate and a floating gate is improved in order to realize low voltage rewriting of an NV-based semiconductor device, e.g. a flash memory.
例えばフラッシュメモリ等のＮＶ系半導体デバイスの低電圧書換を実現するために、コントロールゲートとフローティングゲートのカップリング比を改善した半導体デバイスの製造方法を提供する。 - 特許庁 - A configuration 4 including memory means such as a CPU 41, a flash ROM 42, an SDRAM 43 and an EEPROM 44 which are used for realizing functions of "TCP2" is connected to the internal bus 3.
この内部バス３に対して、「ＴＣＰ２」の機能を実現するためのＣＰＵ４１と、フラッシュＲＯＭ４２、ＳＤＲＡＭ４３、ＥＥＰＲＯＭ４４などのメモリ手段を含む構成４が接続される。 - 特許庁 - A shutter key 9a is depressed to reference a header of a flash memory 8a to determine whether a corresponding erasable/non-erasable information WE is '0', i.e., erasable (overwritable).
シャッターキー９ａが押下されると、フラッシュメモリ８ａのヘッダ部を参照し、対応する消去可／不可情報ＷＥが「０」であるか否か、すなわち消去可（上書き可）であるか否かを判断する。 - 特許庁 - A NAND flash memory 108 has restrictions on a specification of NOP which is a maximum number of writings in a unit page in the period between when data are erased and when next data are erased.
ＮＡＮＤ型フラッシュメモリ１０８は、データを一度消去してから次にデータを消去するまでの間に、単位ページ内に書き込みが行える回数の上限値であるＮＯＰの仕様の制約がある。 - 特許庁 - As for a table A stored in a flash memory 109, a CPU 106 stores a default printer for web printing as default printer for other purpose referred by a default printer for photographic printing.
ＣＰＵ１０６はフラッシュメモリ１０９に記憶されているテーブルＡにおいて、写真印刷用デフォルトプリンタの、参照した他の用途向けデフォルトプリンタとして、ウェブ印刷用デフォルトプリンタを記憶させる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
