「Flash memory」を含む例文一覧(4423)

＜前へ 1 2 .... 79 80 81 82 83 84 85 86 87 88 89
  • The flash memory includes an element isolation film and an active region formed at a substrate, a plurality of stacked gates formed on the active region, a deep implant region formed at a lower portion of the element isolation film and the active region between the stacked gates, and a shallow implant region formed at a surface of the active region between the stacked gates.
    基板に形成された素子分離膜及び活性領域と、前記活性領域上に形成された複数のスタックゲートと、前記各スタックゲートの間の素子分離膜の下側及び活性領域に形成された深いインプラント領域と、前記各スタックゲートの間の活性領域の表面に形成された浅いインプラント領域とを含んでフラッシュメモリを構成する。 - 特許庁
  • The flash memory element includes trenches formed in a predetermined region on the semiconductor substrate with a constant interval, embedded floating gates 112 formed by being embedded in the trenches, a plurality of element isolation films formed between the embedded floating gates, and a dielectric film 114 and a control gate 116 formed in the upper portion of the embedded floating gates 112.
    本発明のフラッシュメモリ素子は、半導体基板上の所定の領域に一定間隔で離隔されて形成されたトレンチと、上記トレンチを埋め込んで形成された埋め込みフローティングゲート１１２と、上記埋め込みフローティングゲート間に形成された複数の素子分離膜と、上記埋め込みフローティングゲート１１２の上部に形成された誘電体膜１１４及びコントロールゲート１１６含むものである。 - 特許庁
  • The file system using the flash memory 2000 includes a circuit for storing the updated data corresponding to a data rewrite instruction in the bank 2300 for updated data, a circuit for selecting the latest updated data for each block among pieces of the updated data stored in the bank 2300 for updated data when a free area disappears in the bank 2300 for updated data and a processing circuit for processing the latest updated data.
    フラッシュメモリ２０００を用いたファイルシステムは、データ書換命令に対応する更新データを更新データ用バンク２３００に格納する回路と、更新データ用バンク２３００に空きがなくなると、更新データ用バンク２３００に格納された更新データの中から各ブロックに対する最新の更新データを選択する回路と、最新の更新データを処理する処理回路とを含む。 - 特許庁
  • In the floating gate forming method of a flash memory element, by removing an oxynitride film for hard mask through multi-strip, seams are prevented from occurring in poly deposition for the floating gate, and by blank-etching of poly for the foating gate and making the upper end of the poly for the floating gate round, a void is prevented from occurring in poly deposition for a control gate.
    フラッシュメモリ素子のフローティングゲート形成方法において、ハードマスク用窒化膜をマルチストリップを通じて除去することにより、フローティングゲート用ポリ蒸着時にシームが発生することを防止し、フローティングゲート用ポリをブランクエッチングしてフローティングゲート用ポリの上端の角部を丸くすることにより、コントロールゲート用ポリ蒸着時にボイドが発生することを防止する。 - 特許庁
  • For a registration password registered in a flash memory 24 beforehand and a password required to be entered in authentication or the like, strength of pressing power given to an operating key to be pressed and timing of pressing operation are also made to constitute the registration password and the password to be entered in addition to entry information such as figures assigned to a ten key pad of a key operation part 33.
    予めフラッシュメモリ２４に登録する登録パスワードと、認証処理時などの必要な場合に入力が要求されるパスワードとは、単にキー操作部３３のテンキーなどに割り当てられた数字などの入力情報だけではなく、押圧操作された操作キーに対して加えられた押圧力の大きさや、押圧操作タイミングをも登録パスワード、および、パスワードの構成要素とする。 - 特許庁
  • Further, the control section 15 allows the optical disk drive 13 to read a shared key encrypted by the public key and confidential information encrypted by the shared key from the RAM section 31 of the optical disk 3, decrypts the shared key by using the private key stored in the flash memory, and decrypts the encrypted confidential information on the basis of the decrypted shared key.
    また、制御部１５は、光ディスクドライブ１３によって光ディスク３のＲＡＭ部３１から上記公開鍵によって暗号化された共通鍵とその共通鍵によって暗号化された機密情報とを読み取らせ、上記フラッシュメモリに記憶された秘密鍵によって上記共通鍵を復号化し、その復号化した共通鍵に基づいて上記暗号化された機密情報を復号化する。 - 特許庁
  • A data recording device for the recording medium having a flash memory allowing writing of data with a block comprising a prescribed number of bytes as a unit, and having a function to use a part of all the blocks as the alternative block for a defect block not capable of being written with normal data transmits the data to the recording medium as a part of a data file with a data amount corresponding to a prescribed number of blocks as a writing unit.
    所定数のバイトからなるブロックを単位としてデータの書き込みが可能なフラッシュメモリを有し、全ブロックのうちの一部を正常なデータの書き込みができなくなった不良ブロックの代替ブロックとして用いる機能を有する記録媒体のためのデータ記録装置は、所定数のブロックに対応するデータ量を書き込み単位として、データファイルの一部としてデータを記録媒体へ送信する。 - 特許庁
  • The semiconductor device includes: a flash memory which holds a vendor code of a MAC address (Media Access Control address) and a MAC address conversion routine; and a CPU which reads the chip ID of a microcomputer and generates a serial number of the MAC address based on the chip ID according to the MAC address conversion routine, and generates the MAC address by combining a vendor code and the serial number.
    ＭＡＣアドレス（Ｍｅｄｉａ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌ ａｄｄｒｅｓｓ）のベンダコード、及びＭＡＣアドレス変換ルーティンを保持するフラッシュメモリと、マイコンのチップＩＤを読み込み、ＭＡＣアドレス変換ルーティンに従い、チップＩＤに基づいてＭＡＣアドレスのシリアル番号を生成し、ベンダコードとシリアル番号とを組み合わせてＭＡＣアドレスを生成するＣＰＵとを具備する半導体装置により解決する。 - 特許庁
  • A chemical mechanical polishing step of a trench element separating film 29 is performed by a slurry having a high polishing selection ratio to an oxide film 23 rather than to a nitride film 25, a self-alignment floating gate is formed by a slurry having a high polishing selection ratio to a polycrystal silicon rather than to the oxide film, so that the flash memory cell is manufactured.
    窒化膜２５より酸化膜２３に対して高い研磨選択比を有するスラリーでトレンチ素子分離膜２９の化学的な機械的な研磨（Ｃｈｅｍｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）工程をおこない、酸化膜より多結晶シリコンに対して高い研磨選択比を有するスラリーで自己整列フローティングゲートを形成してフラッシュメモリ素子を製造することを特徴とする。 - 特許庁
  • The portable terminal 10 acquires the reading direction information of the RFID reader/writer section 18 from azimuth information detected by the azimuthal magnetic needle section 21 and notifies guide information showing the previous reading positional information and the previous reading direction information stored in the flash memory 17 in relation to the positional information detected by the motion sensor 19 and the acquired reading direction information.
    また、携帯端末１０は、方位磁針部２１により検出された方位情報から、ＲＦＩＤリーダライタ部１８の読み取り方向情報を取得し、モーションセンサ１９により検出された位置情報と、前記取得した読み取り方向情報とに対するフラッシュメモリ１７に記憶された前回読み取り位置情報及び前回読み取り方向情報を示す案内情報を報知する。 - 特許庁
  • In the NAND flash memory device which includes a number of cell blocks including many cell strings, and a number of X decoders constituted of many high voltage transistors to apply predetermined voltages to word lines in the cell block, when an erasing operation is performed to erase one of the cell blocks, leakage prevention voltages are applied to the wells of the high voltage transistors in many X decoders.
    多数のセルストリングを含む多数のセルブロックと、前記セルブロック内のワードラインに所定の電圧を印加するために多数の高電圧トランジスタから構成された多数のＸデコーダとを含むＮＡＮＤフラッシュメモリ素子において、前記セルブロックの中のいずれか一つのブロックを消去するための消去動作の際に多数の前記Ｘデコーダ内の前記高電圧トランジスタのウェルに漏れ防止電圧を印加する。 - 特許庁
  • The memory controller is equipped with a table creation means of creating an address conversion table for a zone composed of a plurality of blocks of flash memories and an access control means of controlling access to the zone by using the address conversion table, and the table creation means creates the address conversion table according to a table creation management table showing the creation advance state of the address conversion table.
    フラッシュメモリの複数ブロックで構成されたゾーンに対するアドレス変換テーブルを作成するテーブル作成手段と、前記アドレス変換テーブルを用いて前記ゾーン対するアクセスを制御するアクセス制御手段を備えたメモリコントローラであって、前記テーブル作成手段が、前記アドレス変換テーブルの作成進行状況を示したテーブル作成管理テーブルに基づいてアドレス変換テーブルを作成する。 - 特許庁
  • The NAND flash memory device includes: a cell array including a plurality of pages; a page buffer storing program data of the plurality of pages; a data storage circuit providing program verification data to the page buffer; and a control unit programming the plurality of pages without program verification operation and performing a program verification operation on the plurality of pages by using the program verification data.
    本発明によるＮＡＮＤフラッシュメモリ装置は、複数のページを有するセルアレイと、前記複数のページのプログラムデータを格納するページバッファと、プログラム検証データを前記ページバッファに提供するためのデータ格納回路と、プログラム検証動作なしに前記複数のページをプログラムし、前記プログラム検証データを用いて前記複数のページに対するプログラム検証動作を行うための制御ユニッと、を含む。 - 特許庁
  • In the case of mode displaying the provided information such as restaurant information on the LCD 105, the schedule date/ time is inputted and when prescribed operation is performed, a control part 121 forms schedule information from the scheduled date/time and information extracted from the displayed provided information, stores this information in the storage area of schedule information inside the flash memory 124 and makes this information usable through the schedule managing function.
    レストラン情報などの提供情報がＬＣＤ１０５に表示されているモードのときに、予定日時の入力がされるとともに、所定の操作がおこなれると、コントロール部１２１は、予定日時と表示されている提供情報から抽出される情報とから、予定表情報を形成し、これをフラッシュメモリ１２４の予定表情報の記憶領域に記憶し、これをスケジュール管理機能により利用可能にする。 - 特許庁
  • A slurry composition for chemical mechanical polishing for the polycrystalline silicon and the semiconductor element utilizing it are formed, by a method wherein a trench element separation film is ground with the slurry having the grinding selection ratio with respect to the polycrystalline silicon, which is higher compared with the element separation oxide film of an etching prevention film, to form the self aligned floating gate of the flash memory element.
    本発明は、多結晶シリコン用化学的機械的研磨（Chemical Mechanical Polishing）のためのスラリー組成物及びこれを利用した半導体素子の形成方法に関し、より詳しくはエッチング防止膜の素子分離酸化膜に比べて多結晶シリコンに対し高い研磨選択比を有するスラリーでトレンチ素子分離膜を研磨し、フラッシュメモリ素子の自己整合浮遊ゲート（Self Align Floating Gate）を形成する半導体素子の形成方法に関する。 - 特許庁
  • This bootstrap circuit is constituted so that a high potential power source voltage HVCC and a low potential power source voltage LVCC are sensed, clamp is performed at only the high potential power source voltage HVCC, and normal operation is performed at the low potential power source voltage LVCC, and read-out operation of a flash memory cell can be performed stably by controlling easily a level of word line boost voltage.
    高電位電源電圧ＨＶｃｃと低電位電源電圧ＬＶｃｃを感知し、高電位電源電圧ＨＶｃｃでのみクランプを行い、低電位電源電圧ＬＶｃｃでは正常動作を行うようにブートストラップ回路を構成してワードラインブースト電圧のレベルを容易に制御することにより、フラッシュメモリセルの読出動作を安定的に行うことが可能なブートストラップ回路を提示する構成としたことを特徴とする。 - 特許庁
  • A CPU 110 repeats an operation of judging the contents of a digital signal input through one input terminal among input terminals P1 to P3 for a specified period of time while switching the input terminals, and when it is confirmed that a prescribed identifier is included in the digital signal input through a certain input terminal, a flash memory 113 is overwritten afterward on the basis of the digital signal input through the input terminal.
    ＣＰＵ１１０は、入力端子Ｐ１〜Ｐ３における１つの入力端子を介して入力されるデジタル信号の内容を判定する動作を、入力端子を切り換えながら一定時間ずつ繰り返し、ある入力端子を介して入力されるデジタル信号中に所定の識別子が含まれていることが確認された場合、その後、当該入力端子を介して入力されるデジタル信号に基づき、フラッシュメモリ１１３の書き換えを行う。 - 特許庁
  • In this authentication method for providing literary work distributed through the Internet only to a terminal of a user being an authenticated specific subscriber, an authentication server is introduced in a distribution system, and a combination of a vender ID of a USB flash memory with a USBTV Player stored, a product ID and a serial number is used as a dongle in this recipient authentication method of Internet distribution.
    この発明は、インターネットを介して配信される著作物を、認証された特定の契約者たる使用端末機にのみ提供する為の認証方法において、前記配信系に認証サーバを導入して、ＵＳＢＴＶ Ｐｌａｙｅｒが格納されているＵＳＢフラッシュメモリのベンダーＩＤ、プロダクトＩＤとシリアルナンバーの組み合わせをドングルとして用いることを特徴としたインターネット配信の受信者認証方法により、目的を達成した。 - 特許庁
  • In the data processing method for flash memory, data write state in a block is detected in timing different from data writing, and an execution means of an application corresponding to the block is notified that the time has come to transfer only data of effective records in the block to a storage medium different from the block, when the detected writing state satisfies a data transfer condition corresponding to a predetermined writing state.
    フラッシュメモリのデータ処理方法であって、データ書き込みとは異なるタイミングで、ブロックにおけるデータ書き込み状態を検出し、検出した書き込み状態が、予め設定された所定の書き込み状態に対応するデータ移行条件と合致する場合、ブロックに対応するアプリケーションの実行手段に、該当するブロックのレコードのうち、有効なレコードのデータのみを、ブロックとは別の記憶媒体に移行するタイミングである旨を通知する。 - 特許庁
  • If any trouble occurs in the initial processing, a CPU is reset by the means, and the microcomputer is forcibly re-started by the program stored in the other flash memory.
    本発明は、上記目的を達成するため、制御装置内マイクロコンピュータ回路にプログラム格納用フラッシュメモリを2面実装してプログラムを前記両方のメモリに格納し、一方のフラッシュメモリに格納されたプログラムで起動し、前記イニシャル処理手順が正常に進行しているかどうかを監視する手段を設け、イニシャル処理に障害が発生した場合は、前記手段からＣＰＵにリセットをかけ、強制的に他方のフラッシュメモリに格納されたプログラムにて再起動させるようにする。 - 特許庁
  • In a buried bit line type flash memory arranged such that a bit line 5 functioning as source-drain formed by implanting impurity ions into a semiconductor substrate 1 intersects a word line 7 functioning as a gate electrode, a three layer structure ONO film 6 of silicon oxide film/silicon nitride film/silicon oxide film is formed after impurity ions for forming the bit line 5 are implanted and annealing for activation is performed.
    半導体基板１に不純物がイオン注入されて形成されたソース／ドレインとして機能するビットライン５と、ゲート電極として機能するワードライン７とが交差する構成の埋め込みビットライン型フラッシュメモリにおいて、ビットライン５を形成するための不純物のイオン注入及びその活性化のためのアニール処理を行った後に、シリコン酸化膜／シリコン窒化膜／シリコン酸化膜からなる３層構造のＯＮＯ膜６を成膜する。 - 特許庁
  • In an image processor 1, BAD BLOCK occurs in writing of data to a NAND type flash memory 17 for performing at least writing and reading of data, a CPU 11 acquires at least one of BAD BLOCK occurrence frequencies and BAD BLOCK occurrence intervals which are BAD BLOCK occurrence-related information on the occurrence of the BAD BLOCK for storing in a NVRAM 14.
    画像処理装置１は、少なくともデータの書き込み及び読み出しの行われるＮＡＮＤ型フラッシュメモリ１７へのデータの書き込みにおいてＢＡＤ ＢＬＯＣＫが発生すると、ＣＰＵ１１が、該ＢＡＤ ＢＬＯＣＫの発生に関するＢＡＤ ＢＬＯＣＫ発生関連情報であるＢＡＤ ＢＬＯＣＫ発生回数とＢＡＤ ＢＬＯＣＫ発生間隔のうち少なくともいずれかを取得して、ＮＶＲＡＭ１４に記憶する。 - 特許庁
  • b) Microprocessors, microcomputers, microcontrollers, programmable ROM that can electronically delete programs (including flash memory), static RAM, and devices using storage elements that employ compound semiconductors, analog-to-digital converters, digital-to-analog converters, electro-optical integrated circuits or optical integrated circuits used for signal processing, field programmable logic devices, those using neural networks, custom integrated circuits (excluding those for which it is possible to determine whether or not they are goods that fall under any of (c) through (h), or (k), or those for which it is possible to determine whether or not they are goods falling under any of the goods in the middle column of rows 5 through 15 of the appended table 1 of the Export Order; hereinafter the same shall apply in this Article) or FFT processors that fall under any of the following categories (excluding those designed for use in other goods
    ロ　マイクロプロセッサ、マイクロコンピュータ、マイクロコントローラ、プログラムを電気的に消去することができるプログラマブルロム（フラッシュメモリーを含む。）、スタティック式のラム、化合物半導体を用いた記憶素子用のもの、アナログデジタル変換用のもの、デジタルアナログ変換用のもの、信号処理用の電気光学的集積回路若しくは光集積回路、フィールドプログラマブルロジックデバイス、ニューラルネットワークを用いたもの、カスタム集積回路（ハからチまでのいずれか若しくはルに該当する貨物であるかどうかの判断をすることができるもの又は輸出令別表第一の五から一五までの項の中欄のいずれかに該当する貨物に使用するように設計したものであるかどうかの判断をすることができるものを除く。以下この条において同じ。）又はＦＦＴプロセッサであって、次のいずれかに該当するもの（他の貨物に使用するように設計したものを除く。） - 日本法令外国語訳データベースシステム
＜前へ 1 2 .... 79 80 81 82 83 84 85 86 87 88 89

例文データの著作権について