「In memory」を含む例文一覧(49990)
＜前へ 1 2 .... 32 33 34 35 36 37 38 39 40 .... 999 1000 次へ＞- Each AGC detecting portion 200 is provided with a memory capacity 206, and a threshold voltage is held in the memory capacity 206.
ＡＧＣ検出部２００にメモリ容量２０６を設け、閾値電圧をメモリ容量２０６に保持させる。 - 特許庁 - To implement a cache coherence protocol for a processor system including persistent memory in at least part of main memory thereof.
メインメモリの少なくとも一部に持続性メモリを含むプロセッサシステムのキャッシュコヒーレンスプロトコルを実現する。 - 特許庁 - To provide a cache memory system and an operation method which control the number of blocks stored in a cache memory.
キャッシュメモリに保存されるブロック数を制御できるキャッシュメモリシステム及び動作方法を提供する。 - 特許庁 - When the host PC 1 is in the state where host PC is mounted with the memory, the host PC 1 is requested to unmount the memory card.
ホストPC1がメモリをマウントした状態の場合、ホストPC1に対しメモリカードをアンマウントするよう要求する。 - 特許庁 - The slave microcomputer 11 has a flash memory 14 and a CPU 12 for carrying out a program stored in the flash memory.
スレーブマイコン１１は、フラッシュメモリ１４と、そこに格納されたプログラムを実行するＣＰＵ１２を有する。 - 特許庁 - MINUTE CONTACT AREA IN SEMICONDUCTOR DEVICE, HIGH PERFORMANCE PHASE CHANGE MEMORY CELL AND METHOD OF MANUFACTURING THE MEMORY CELL
半導体装置における微小コンタクト領域、高性能相変化メモリセル及びその製造方法 - 特許庁 - Dummy cells (DML) having a low threshold value voltage are lined up into memory cells and arranged in a memory cell array (MAi).
しきい値電圧の低いダミーセル（ＤＭＬ）をメモリセルアレイ（ＭＡｉ）内にメモリセルに整列して配置する。 - 特許庁 - The memory cell array 1 has memory cells connected to the word lines and bit lines and arranged in matrix.
メモリセルアレイ１は、ワード線、及びビット線に接続された複数のメモリセルがマトリックス状に配置されている。 - 特許庁 - CONTROLLER FOR XIP IN SERIAL FLASH MEMORY, ITS METHOD AND FLASH MEMORY CHIP USING THE SAME
シリアルフラッシュメモリにおける直接実行のための制御装置及びその方法、これを用いたフラッシュメモリチップ - 特許庁 - TWO-STAGE REQUEST PROTOCOL FOR ACCESSING REMOTE MEMORY DATA IN NON-UNIFORM MEMORY ACCESS(NUMA) DATA PROCESSING SYSTEM
不均等メモリ・アクセス（ＮＵＭＡ）データ処理システム内のリモート・メモリ・データをアクセスする２ステージ要求プロトコル - 特許庁 - The data stored in the memory 2a are backed up by a memory card C and accordingly the reliability of data is improved.
メモリ２ａのデータは、メモリカードＣでバックアップをとることにより、データの信頼性を向上させる。 - 特許庁 - ALLOCATION METHOD FOR ALLOCATING CODE INCLUDED IN PROGRAM TO MEMORY AREA AND MEMORY SYSTEM FOR EXECUTING THE METHOD
プログラムに含まれるコードをメモリ領域に割り当てる割当方法及びその方法を実行するメモリシステム - 特許庁 - To provide a method and apparatus that stores data in flash memory reflecting recording characteristics of the flash memory.
フラッシュメモリの記録特性を反映してフラッシュメモリにデータを格納する方法および装置を提供する。 - 特許庁 - An image processing device 1 comprises an image processing part 18, a memory access control part 12 and a built-in memory 16.
画像処理装置１は、画像処理部１８、メモリアクセス制御部１２、内蔵メモリ１６を具備する。 - 特許庁 - First and second memory parts 48, 49 can be set in a cache memory mode or a RAM mode independently.
第１、第２メモリ部４８、４９は、それぞれ独立に、キャッシュメモリ・モード又はＲＡＭモードに設定できる。 - 特許庁 - To provide a memory system and a control method thereof that can suppress read disturb in a flash memory.
フラッシュメモリのリードディスターブを抑制することができるメモリシステムおよびその制御方法を実現する。 - 特許庁 - To improve read-out speed between different memory cell arrays in a memory system of an overlaid system.
オーバーレイド方式のメモリシステムにおいて、異なるメモリセルアレイ間での読み出し速度の改善を目的とする。 - 特許庁 - A transistor with an extremely small leak current is used as a cell transistor of a memory element in a memory unit.
メモリ装置内のメモリ素子のセルトランジスタとして、リーク電流の極めて小さいトランジスタを用いる。 - 特許庁 - In memory cell 60, an off-leak current for pre-charge operation is switched at the time of standby or at the time of memory operation.
メモリセル６０は、プリチャージ動作のためのオフリーク電流がスタンバイ時とメモリ動作時とで切り換わる。 - 特許庁 - To reduce access frequency to a tag memory and a data memory in a set-associative system cache device.
セットアソシアティブ方式のキャッシュ装置において、タグメモリとデータメモリに対するアクセス回数を少なくする。 - 特許庁 - A nonvolatile memory device includes a substrate and a plurality of memory cells which are stacked in the direction perpendicular to the substrate.
不揮発性メモリ装置は基板及び基板と交互する方向に積層された複数のメモリセルを含む。 - 特許庁 - To provide a semiconductor memory device that achieves an increase in memory capacity per unit area.
単位面積当たりの記憶容量を増加させることのできる半導体記憶装置を提供する。 - 特許庁 - The defective information on the memory to be examined is made to correspond to an address signal and stored in the memory circuit.
被試験メモリの不良情報は、アドレス信号によって対応づけられてメモリ回路に格納される。 - 特許庁 - A proper memory cell is accessed according to the AI2 by an address decoder 31 for writing in the memory core 1.
メモリコア１内の書込み用アドレスデコーダ３１により、ＡＩ２に従って適切なメモリセルがアクセスされる。 - 特許庁 - Setting data of a writing time of data for a memory cell is stored previously in a ferroelectric memory 10.
強誘電体メモリ１０には、メモリセルへのデータの書込み時間の設定データが予め記憶される。 - 特許庁 - INCREASING MEMORY PERFORMANCE IN FLASH MEMORY DEVICE BY PERFORMING SIMULTANEOUS WRITE OPERATION TO MULTIPLE DEVICES
複数のデバイスへ同時書き込み操作を行うことにより高まるフラッシュメモリデバイスにおけるメモリ性能 - 特許庁 - To provide a nonvolatile semiconductor memory in which occupancy area of a memory cell array can be reduced.
メモリセルアレイの占有面積を小さくすることが可能な不揮発性半導体記憶装置を提供する。 - 特許庁 - APPARATUS AND SYSTEM FOR SETTING WRITE-PROTECT REGION OF MEMORY BLOCK IN NON-VOLATILE SEMICONDUCTOR MEMORY DEVICE
不揮発性半導体メモリ装置のメモリブロックの書き込み防止領域を設定する装置およびシステム - 特許庁 - To realize a semiconductor memory system, and a semiconductor memory chip in which high speed processing of a signal frame can be performed.
信号フレームの高速処理が可能な半導体メモリシステムおよび半導体メモリチップを実現する。 - 特許庁 - To provide a memory controller for effectively normalizing data in a non-volatile memory.
不揮発性メモリ内のデータの正常化を効果的に図ることができるメモリ制御装置を提供する。 - 特許庁 - To improve readout speed among different memory cell arrays in a memory system of an overlaid system.
オーバーレイド方式のメモリシステムにおいて、異なるメモリセルアレイ間での読み出し速度の改善を目的とする。 - 特許庁 - To perform high-speed processing with a minimized memory capacity in various image processors using a line memory.
ラインメモリを用いる種々の画像処理装置において、少ないメモリ容量で高速な処理を可能にする。 - 特許庁 - INTEGRATED CIRCUIT SEMICONDUCTOR DEVICE PROVIDED WITH SELF-RESTORATION CIRCUIT FOR BUILT IN MEMORY, AND MEMORY RESTORING METHOD
内蔵メモリのための自己復旧回路を具備する集積回路半導体装置及びメモリ復旧方法 - 特許庁 - To provide a memory control unit capable of confirming the waveform quality precision in a memory I/F operation.
メモリＩ／Ｆ動作における波形品質精度を確認することが可能なメモリ制御装置を提供する。 - 特許庁 - When the album file is present in the memory card 90, the memory card 90 is inhibited from being formatted.
また、メモリカード９０にアルバムファイルが存在する場合にはメモリカード９０のフォーマットが禁止される。 - 特許庁 - To read data by using a dummy memory cell in the same configuration and a shape as the normal memory cell.
正規メモリセルと同様の構成および形状を有するダミーメモリセルを用いてデータ読出を実行する。 - 特許庁 - MEMORY MODULE WITH BUILT-IN TERMINAL RESISTOR AND MEMORY MODULE HAVING STRUCTURE OF MULTI-CHANNEL PROVIDED WITH THE SAME
終端抵抗を内蔵するメモリモジュール及びこれを含んだ多重チャンネルの構造を有するメモリモジュール - 特許庁 - To provide a buffer controller in which memory capacity of a buffer memory required for processing time base can be reduced.
時間軸処理に必要なバッファメモリの記憶容量を小さくできるバッファ制御装置を提供する。 - 特許庁 - Concurrently, synthetic image data can be stored in a memory card inserted into a memory card reader 3.
これとともにメモリカード読取口３から差し入れたメモリカードに合成画像データを保存することができる。 - 特許庁 - To easily change a specification of an interface in a memory IP, and to improve reusability of the memory IP.
メモリＩＰにおけるインタフェースの仕様変更を容易にし、かつメモリＩＰの再利用性を向上する。 - 特許庁 - A band setting part 511 sets the memory band width in each of a plurality of the PE groups to a memory controller.
帯域設定部５１１は、メモリコントローラに複数のＰＥグループ毎のメモリ帯域幅を設定する。 - 特許庁 - To further reduce test time of memory in a semiconductor integrated circuit which incorporates a large capacity memory.
大容量のメモリを内蔵した半導体集積回路において、さらにメモリのテスト時間を短縮する。 - 特許庁 - To provide a semiconductor memory cell equipped with an FET (field effect transistor) type memory element small in the cell size thereof.
セルサイズの小さなＦＥＴ型のメモリ素子を備えた半導体メモリセルを提供することにある。 - 特許庁 - The memory control part 52 causes the content encrypted using the ID (B) to be stored in a flash memory 53.
そして、メモリ制御部５２は、ＩＤ（Ｂ）を用いて暗号化されたコンテンツを、フラッシュメモリ５３に記憶させる。 - 特許庁 - To provide a memory controller capable of suppressing increase of time required for change of data stored in a memory.
メモリに格納されたデータの変更に要する時間の増大を抑制できるメモリコントローラを提供する。 - 特許庁 - To increase read-out speed of data of a semiconductor memory device having memory cells in which non-destroy read-out can be performed.
非破壊読み出しが可能なメモリセルを有する半導体記憶装置のデータ読み出しを高速化する。 - 特許庁 - In such a process, a terminal 15 is connected with a connector 31 for the memory card, so that the memory card 10 is loaded.
この過程で、端子１５がメモリカード用コネクタ３１と接続されて、メモリカード１０は装着される。 - 特許庁 - READ-OUT METHOD OF DOUBLE JUNCTION MAGNETIC MEMORY DEVICE AND WRITE-IN METHOD TO DOUBLE JUNCTION MAGNETIC MEMORY DEVICE
二重接合磁気メモリデバイスの読み出し方法および二重接合磁気メモリデバイスへの書き込み方法 - 特許庁 - To provide a NAND type flash memory capable of suppressing deterioration in element characteristics of a memory cell accompanying microfabrication.
微細化に伴うメモリセルの素子特性の劣化を抑制できるＮＡＮＤ型フラッシュメモリを提供する。 - 特許庁 - To provide a portable mobile communication device having an internal memory that is expandable through a plug-in memory.
差込式メモリを通して拡張可能な内部メモリを有する携帯移動通信装置を提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
