「In memory」を含む例文一覧(50000)
＜前へ 1 2 .... 35 36 37 38 39 40 41 42 43 .... 999 1000 次へ＞- A data processing apparatus (1) includes a built-in memory (2) and a memory controller (3) for transferring data delivered from master devices (6-1 to 6-n, 7) to the built-in memory (2).
内蔵メモリ（２）と、マスタデバイス（６−１〜６−ｎ、７）から渡されたデータをその内蔵メモリ（２）に転送するメモリコントローラ（３）とを具備するデータ処理装置（１）を構成する。 - 特許庁 - To realize a memory card test device capable of simultaneously inspecting a plurality of memory cards, easy in operation and capable of inspecting a number of the memory cards in a short time.
複数のメモリカードの検査を同時に行うことができ、操作が容易で、短時間に多数のメモリカードの検査が可能なメモリカード試験装置の実現を課題とする。 - 特許庁 - In the case of a cache hit, the cache memory 1 reads data from a data memory 10 and outputs data read from the data memory 10 to a processor 2 in a third and subsequent stage.
キャッシュヒットの場合には、第３ステージ以降で、データメモリ１０からのデータ読み出しと、データメモリ１０から読み出されたデータのプロセッサ２への出力を実行する。 - 特許庁 - To attain the increase of access speed at a read access in a semiconductor memory device provided with memory cell arrays wherein dynamic type memory cells are arrayed in a matrix state.
ダイナミック型のメモリセルがマトリクス状に配列されたメモリセルアレイを有する半導体メモリ装置において、リードアクセスにおけるアクセス速度の高速化を可能とする。 - 特許庁 - To reduce a memory size in a scan conversion apparatus wherein a video signal is written in a memory by a Z scan and the video signal is read from the memory by a raster scan.
映像信号をＺスキャンでメモリにライトして当該映像信号を当該メモリからラスタスキャンでリードするスキャン変換装置で、前記メモリのサイズを低減させる。 - 特許庁 - The nonvolatile memory device has a nonvolatile memory array in which a plurality of nonvolatile memory cells are arranged in a array state, a voltage generating circuit, and an input/output terminal.
複数の不揮発性メモリセルがアレイ状に配置される不揮発性メモリアレイと、電圧発生回路と、入出力端子とを有する不揮発性記憶装置である。 - 特許庁 - If a memory card is attached to a digital camera upon power activation, image data stored in an internal memory and image data stored in the memory card are collated with each other.
デジタルカメラの電源投入時にメモリカードが装着されていると、内蔵メモリに記憶された画像データとメモリカードに記憶された画像データの照合が行われる。 - 特許庁 - To provide an automatic answering telephone set which can store the new voice information in a memory even when the idle capacity of the memory is not sufficient in a memory full state, for example.
例えばメモリフル等のメモリの空き容量が十分でない場合であっても、新たな音声情報をメモリに記憶することができる優れた留守番電話機を提供する。 - 特許庁 - In this case, the signals of the offset memory 1 and the offset memory 2 are added in a CPU 4, and then, the added value is subtracted from a value which is obtained by carrying (doubling)the signal value of the signal value memory.
この際に、ＣＰＵ４において、オフセットメモリ１とオフセットメモリ２との信号を加算し、信号値メモリの信号値を桁上げ（２倍）したものから減算する。 - 特許庁 - To optimize a memory capacity, a price and a life, without applying a burden onto a high order software, when a frequently writing-in memory and a memory of low writing-in frequency are mixedly provided.
書き込み回数の多いメモリと書き込み回数の少ないメモリが混在する場合に、上位のソフトウェアに負担をかけずに、メモリの容量、価格、寿命の最適化を図る。 - 特許庁 - The value written in the winning value second memory is written in winning value memory (S95) by means of winning value memory updating processing (S7), and the winning value is changed actually.
なお、当たり値第２メモリに書き込まれた値は、当たり値メモリ更新処理（Ｓ７）によって、当たり値メモリに書き込まれ（Ｓ９５）、実際に、当たり値が変更される。 - 特許庁 - To provide a memory management device which suppresses an influence upon applications sharing a memory area with one application even in occurrence of the trouble of memory leak in the one application.
一のアプリケーションにメモリリークの不具合が発生した際でも、メモリ領域を共有する他のアプリケーションに与える影響を抑制できるメモリ管理装置を提供する。 - 特許庁 - To easily store scan data in a USB memory without the need of scanning again in a memory-over time, when the scan data are transferred to the USB memory.
スキャンデータをＵＳＢメモリへ転送する場合において、メモリオーバ時に再度スキャンを行う必要がなく、ＵＳＢメモリへのスキャンデータの格納を容易に行える様にする。 - 特許庁 - To provide a magnetic random access memory, etc., which are small in the number of elements and is greatly improved in scale of memory integration by laminating plural magnetic memory elements to a single transistor.
単一のトランジスタに複数の磁性記憶素子を積層して、素子数が少なくメモリ集積度を大幅に向上した磁気ランダムアクセスメモリ等を提供する。 - 特許庁 - The microscope system is provided with a memory unit for memorizing the focal position and a reset detecting unit for detecting specific operation in order to reset content of memory in the memory unit.
合焦位置を記憶するための記憶部と、記憶部の記憶内容をリセットするために特定の動作を検出するリセット検出部とを備える構成とする。 - 特許庁 - The memory control part of the graphic processor reads image relevant data related with the task from a graphic memory in a step S4, and makes the image relevant data retreat to a main memory in a step S6.
グラフィックプロセッサのメモリ制御部はステップＳ４において、当該タスクに関連した画像関連データをグラフィックメモリから読出し、ステップＳ６においてメインメモリへ退避させる。 - 特許庁 - To provide a method for dealing with a shortage of memory for expanding compressed data in which the state of memory over is appropriately avoided even when memory packaged in an image processor is small.
本発明は、画像処理装置の搭載するメモリが少ない場合でもメモリオーバーの状態を適切に回避する圧縮データ展開メモリ不足対処方法を提供する。 - 特許庁 - A memory control part 25 sets the first memory bank in a refreshing area for performing refreshing and sets the second memory bank in a non-refreshing area for stopping refreshing.
そして、メモリ制御部２５は、第１のメモリバンクをリフレッシュを行うリフレッシュ領域に設定するとともに、第２のメモリバンクをリフレッシュを停止する非リフレッシュ領域に設定する。 - 特許庁 - To facilitate selection of a plurality of memory banks in selecting and using the memory banks in order to virtually widen a space of an internal memory to which a CPU can perform direct access.
ＣＰＵがダイレクトアクセスできる内部メモリの空間を仮想的に広くするために、複数のメモリバンクをセレクトして用いるに際して、そのメモリバンクのセレクトを容易化する。 - 特許庁 - An operation section 105 of the client PC30 can designate any of a plurality of the memory boxes storing image data in the memory box area 8a in the image memory 8.
一方、クライアントＰＣ３０の操作部１０５は、画像メモリ８内のメモリボックス領域８ａに記憶された画像データのうち複数のメモリボックスを指定可能である。 - 特許庁 - The picture processor 15 is provided with an outside memory 1 in which plural table data are stored and a table data cache memory 4 in which the table data read from the outside memory 1 are stored.
画像処理装置１５は、複数のテーブルデータが記憶された外部メモリ１と、外部メモリ１から読み出されたテーブルデータを記憶するテーブルデータキャッシュメモリ４とを備える。 - 特許庁 - The semiconductor memory device is equipped with: multiple memory blocks B provided in matrix configuration; and multiple main bit lines GL provided in association with the memory blocks B.
半導体記憶装置は、行列状に設けられた複数のメモリブロックＢと、複数のメモリブロックＢに対応して設けられた複数の主ビット線ＧＬとを具備する。 - 特許庁 - To make it possible to carry out a delay test for detecting delay failure of an ingoing path to a memory and an outgoing path from the memory in an LSI with built-in memory.
メモリが内蔵されたＬＳＩにおいて、メモリの入力への経路またはメモリの出力からの経路のディレイ故障を検出するディレイテストを実施できるようにする。 - 特許庁 - The error detection code is written with the data in the memory cell of the same memory address Addr01, and both errors in the data and the memory address, can be detected.
この誤り検出符号はデータと共に同じメモリアドレスAddr01のメモリセルに書き込まれ、データだけでなくメモリアドレスに誤りが発生した場合も誤りを検出可能とする。 - 特許庁 - This instruction executing device is provided by improving an instruction executing device for temporarily storing the instruction in an instruction memory in the ring memory and executing the instruction from the ring memory.
本発明は、インストラクションメモリのインストラクションをリングメモリに一旦記憶させ、このリングメモリからのインストラクションを実行するインストラクション実行装置に改良を加えたものである。 - 特許庁 - To provide a semiconductor memory in which data can be read continuously from a memory cell array or data can be written in the memory cell array even when addresses are discontinuous.
アドレスが不連続の場合であっても、連続的に、メモリセルアレイからのデータの読み出し、あるいは、メモリセルアレイへのデータの書き込みが可能な半導体メモリを提供する。 - 特許庁 - In this memory device, capacitance between floating gate electrodes FG is lowered for a reduction in capacitance between memory cells, and this reduces mutual interference between the memory cells.
これにより、浮遊ゲート電極ＦＧ間の電気容量を小さくすることができ、メモリセル間の電気容量を低減し、互いの干渉を小さくすることができる。 - 特許庁 - The nonvolatile semiconductor memory device comprises a semiconductor substrate, a memory cell transistor formed in a memory cell region, and a field effect transistor formed in the peripheral circuit region.
不揮発性半導体記憶装置は、半導体基板と、メモリセル領域に形成されたメモリセルトランジスタと、周辺回路領域に形成された電界効果トランジスタとを備える。 - 特許庁 - To provide: a memory control device capable of reducing the possibility that wrong data are written in a memory, and assuring validity of data written in the memory; and a measuring apparatus.
誤ったデータがメモリに書き込まれる可能性を低減できるとともに、メモリに書き込まれているデータの正当性を保証できるメモリ制御装置および計量器。 - 特許庁 - In a step S3, it id decided whether or not the memory stick is being accessed and when it is decided that the memory stick is being accessed, the memory stick is locked in a step S4.
ステップＳ３において、メモリースティックに対してアクセス中であるか否かが判定され、アクセス中であると判定された場合、ステップＳ４でメモリースティックがロックされる。 - 特許庁 - A control means (CPU 1d) in a server 1 stores, as a memory object, material data, which should be opened to the public by the server 1, in a memory space of a primary storage device (memory 1b).
サーバ１内の制御手段（ＣＰＵ１ｄ）が、サーバ１で公開する素材データを、メモリ・オブジェクトとして、一次記憶装置（メモリ１ｂ）のメモリ空間上に記憶させる。 - 特許庁 - In mounting a memory card 10, a plurality of connectors 16 of a recording device 14 are brought into contact with a plurality of connecting terminals 12 of the memory card 10 respectively, and connected to the memory of the memory card 10.
メモリーカード１０の装着時には、記録装置１４の複数のコネクタ１６は、メモリーカード１０の複数の接続端子１２とそれぞれ接触し、メモリーカード１０のメモリーと接続する。 - 特許庁 - When they are mounted in the order of the card type memory M_2 → the USB memory M_1 reversely, the copy of the card type memory M_2 → the USB memory M_1 is instructed from the dubbing direction command part 4 to the dubbing part 5.
逆に、カード型メモリーＭ_２→ＵＳＢメモリーＭ_１の順で装着すると、ダビング方向指令部４からダビング部５へはカード型メモリーＭ_２→ＵＳＢメモリーＭ_１のコピーが指示される。 - 特許庁 - To reduce the number of times nonvolatile memory is rewritten in a processor system where part of either main memory or cache memory includes nonvolatile memory such as PCM having a bit variable function.
メインメモリまたはキャッシュメモリのどちらかの一部が、ビット可変機能を持つＰＣＭ等の不揮発性メモリから構成されるプロセッサシステムにおける不揮発性メモリの書き換え回数を削減する。 - 特許庁 - For ODT control in the memory module system, only one pin from a memory controller of memory devices is used to transmit a command signal indicating one activated memory device.
メモリモジュールシステム内のＯＤＴ制御において、メモリ装置のうちメモリ制御器から一つのピンのみが、活性化された一つのメモリ装置を示す命令信号を伝送するために使われる。 - 特許庁 - This memory has a memory cell array region in which a plurality of twin memory cells having one word gate and first and second non-volatile memory elements controlled by first and second control gates are arranged.
１つのワードゲートと、第１，第２のコントロールゲートにより制御される第１，第２の不揮発性メモリ素子とを有するツインメモリセルを、複数配列してなるメモリセルアレイ領域を有する。 - 特許庁 - To provide a memory controller capable of taking over data stored in a memory with a limited service life to a changed memory with the limited service life at the time of changing the memory with the limited service life.
寿命のあるメモリの交換時において、寿命のあるメモリに記憶されたデータを、交換後の寿命のあるメモリに受継することが可能なメモリ制御装置を提供すること。 - 特許庁 - To impart stable characteristic to all memory cells contained in a memory cell block, regarding a semiconductor device having a memory cell region containing a plurality of memory cells.
本発明は複数のメモリセルを含むメモリセル領域を備える半導体装置に関し、メモリセルブロックに含まれる全てのメモリセルに安定した特性を付与することを目的とする。 - 特許庁 - The switch connectors 5C and 5D open in the memory slots 1C and 1D for installing the memory modules 10C and 10D, and the memory modules 10C and 10D are connected to the signal conductor of the memory bus 18.
メモリモジュール１０Ｃ、１０Ｄが装着されたメモリスロット１Ｃ、１Ｄではスイッチコネクタ５Ｃ、５Ｄが開き、メモリバス１８の信号線にメモリモジュール１０Ｃ、１０Ｄが接続される。 - 特許庁 - A block selecting circuit makes the first memory cell block to substitute for the defective memory cell block when defect occurs in one or more memory block out of the second memory cell block.
ブロック選択回路は前記第２メモリセルブロックのうち一つまたはそれより多いメモリセルブロックに欠陥が生じる時に、前記欠陥メモリセルブロックを前記第１メモリセルブロックに代替する。 - 特許庁 - The large-capacity memory file system can be realized by securing respective memory areas from the main storages of a plurality of nodes in the cluster system, connecting these memory areas and constituting one global memory storage.
クラスタシステムの複数ノードの主記憶から各々メモリ領域を確保し、それらを連結して一つのグローバルなメモリストレージを構成することで大容量メモリファイルシステムを実現する。 - 特許庁 - To provide a semiconductor memory device in which a TAT required from obtaining data of memory information to shipping of a ROM can be shortened while attaining high memory density per memory cell.
メモリセル当りの記憶密度を高めながら、記憶情報のデータ入手からＲＯＭ出荷までのＴＡＴを短縮することができる半導体記憶装置を提供する。 - 特許庁 - When the memory 3 is used as a write-back type disk cache, the memory controller 2 writes the same data to the backup memory 11 while writing the data in an unused area of the memory 3.
メモリ３がライトバック型のディスクキャッシュとして使用される場合、メモリコントローラ２は、メモリ３の未使用領域にデータをライトすると同時に、バックアップメモリ１１にも同じデータをライトする。 - 特許庁 - To provide a memory sharing method, a program and a memory sharing system, through which a memory can be shared by arranging a variable number group common to a plurality of objects in the same memory arrangement.
複数のオブジェクト間で共通する変数群を同一メモリ配置としてメモリを共有させることができるメモリ共有方法、プログラム、メモリ共有化システムを提供する。 - 特許庁 - The first node of the first memory cell which is one of the memory cells and the first node of the memory cell adjoining the first memory cell in the first direction side along the second axis are connected to the same bit line.
メモリセルの１つである第１メモリセルの第１ノードと、第１メモリセルと第２軸に沿った第１方向側で隣接するメモリセルの第１ノードとは、同じビット線と接続される。 - 特許庁 - In an image processing device, an item of the job parameter related to the job memory is designated, and a job memory registering unit is designed to register the item after performing correlation with the job memory when the job parameter is registered as the job memory.
ジョブパラメータをジョブメモリとして登録する際に、ジョブメモリに関連付けるジョブパラメータの項目を指定し、ジョブメモリ登録部はその項目をジョブメモリに関連付けて登録する。 - 特許庁 - To provide a nonvolatile memory device, a memory controller, an operation methods thereof, an operation method of a memory system, and a wear-leveling method, in which deterioration of a memory cell can be accurately detected.
メモリセルの劣化度を正確に検出することができる不揮発性メモリ装置及びメモリコントローラとこれらの動作方法、メモリシステムの動作方法、並びにウェアレベリング方法を提供する。 - 特許庁 - After erasing the returned transmission data from the transmission data memory to solve the memory deficiency problem of the transmission data memory, the MFP receives the transmission data from the PC and stores it in the transmission data memory.
そして、返却した送信データを送信データメモリから消去して、送信データメモリのメモリ不足を解消して、ＰＣから送信データを受信し、送信データメモリに記憶する。 - 特許庁 - A memory allocation execution part 15 secures the memory region α or β in response to the memory allocating operation command based on the memory allocation information, and returns control to the execution part 14.
メモリ割り当て実行部１５は、メモリ割り当て情報に基づいてメモリ割り当て操作命令に対応してメモリ領域αあるいはβを確保し、命令実行部１４に制御を返す。 - 特許庁 - Thus, the flash memory data storage apparatus of the present invention improves the data transfer rate between the flash memory and a buffer memory, resulting in remarkable advancement of the data transfer rate between the flash memory and the external system.
よって、本発明のフラッシュメモリデータ記憶装置によれば、フラッシュメモリとバッファメモリ間の伝送速度が改善され、フラッシュメモリと外部システム間のデータ伝送速度が著しく改善される。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
