「In memory」を含む例文一覧(49990)
＜前へ 1 2 .... 34 35 36 37 38 39 40 41 42 .... 999 1000 次へ＞- To provide a programming method of a flash memory device including at least one memory block having memory cells in which word lines and bit lines are arranged.
ワードラインとビットラインで配列されたメモリセルを有する少なくとも一つのメモリブロックを含むフラッシュメモリ装置のプログラム方法を提供する。 - 特許庁 - The flash memory control part 140 reads the data for the portion of management unit from the nonvolatile memory 150, and writes the data in a memory 130 for mount processing.
フラッシュメモリ制御部１４０は、管理単位分のデータを不揮発性メモリ１５０から読み出してマウント処理用メモリ１３０に書き込む。 - 特許庁 - The control unit of the digital camera automatically transfers the image data stored in a memory card to a server when the memory residual capacity of the memory card is reduced.
デジタルカメラの制御部は、メモリカードのメモリ残量が少なくなると、自動的にメモリカードに記憶されている画像データをサーバに転送する。 - 特許庁 - Then, the plurality of image data recorded in the memory cards (1) 32a and the memory card (2)32b are moved to the memory card (1)32a by an arrangement part 48.
そして、メモリカード（１）３２ａ、（２）３２ｂに記録された上記複数の画像データは、整理部４８によりメモリカード（１）３２ａに移動される。 - 特許庁 - To provide a memory check method and an image processing apparatus capable of performing a memory check of a system memory and a start processing of a system program in parallel.
システムメモリのメモリチェックとシステムプログラムの起動処理とを並列に行うことができるメモリチェック方法および画像処理装置を提供する。 - 特許庁 - To make interrupt image forming possible in an irreducibly minimum memory size when forming the image by using a page memory as an image memory.
ページメモリを画像メモリとして使用して画像形成を行わせる場合に、必要最小限のメモリサイズで割り込み画像形成を可能とする。 - 特許庁 - The plurality of memory mats MAT are classified into a plurality of memory mat groups A-F aligned in the X direction and constituted of an identical number of memory mats.
複数のメモリマットＭＡＴは、Ｘ方向に並べられそれぞれ同数のメモリマットからなる複数のメモリマットグループＡ〜Ｆに分類される。 - 特許庁 - For example, an ECC code storage area 11b is divided into memory regions 11b-1, 11b-3 and a memory region 11b-2 in a memory cell array 11.
たとえば、メモリセルアレイ１１において、ＥＣＣコード格納エリア１１ｂを、メモリ領域１１ｂ-1，１１ｂ-3とメモリ領域１１ｂ-2とに分ける。 - 特許庁 - A fiscal memory module 41, in which the fiscal information is written, includes a first memory 411, a fiscal control CPU 42, and a second memory 413.
フィスカル情報が書き込まれるフィスカルメモリーモジュール４１は、第１メモリー４１１、フィスカル制御用ＣＰＵ４２、第２メモリー４１３を有する。 - 特許庁 - To provide an image memory, an image memory system, and a memory controller in which access can be performed efficiently for a rectangular region of two dimensional arrangement data.
二次元配列データの矩形領域へのアクセスを効率的に行うことができる画像メモリ，画像メモリシステム，メモリコントローラを提供する。 - 特許庁 - A memory managing unit 62 for an instruction converts the logical address of an instruction code stored in the local memory 3 into the physical address of the local memory 3.
命令用メモリ管理ユニット６２は、ローカルメモリ３に格納された命令コードの論理アドレスをローカルメモリ３の物理アドレスへ変換する。 - 特許庁 - To achieve reduction in power consumption of a cache memory with respect to a cache memory system provided between a processor and a main memory.
本発明はプロセッサと主記憶の間に設けたキャッシュメモリシステムに関し，キャッシュメモリの低消費電力化を実現することを目的とする。 - 特許庁 - In the node 1, a memory region securing means 1d secures the data-receiving memory region of a communication apparatus 1a on the memory space.
すると、ノード１では、メモリ領域確保手段１ｄにより通信装置１ａのデータ受信用メモリ領域がメモリ空間上に確保される。 - 特許庁 - SELF-ALINE TYPE METHOD FOR FORMING SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELL HAVING EDGE DIRECTED IN HORIZONTAL DIRECTION, AND MEMORY ARRAY FORMED BY IT
水平に向けたエッジをもつフローティングゲートメモリセルの半導体メモリアレーを形成するセルフ・アライン型方法及びそれにより形成されたメモリアレー - 特許庁 - To provide a nonvolatile semiconductor memory device that can reduce a variation in data retention between an upper memory cell and a lower memory cell.
上側のメモリセルと下側のメモリセルとの間におけるデータリテンションのばらつきを低減できる不揮発性半導体記憶装置を提供する。 - 特許庁 - One or more memory pointers (7, 21) are used for preparing one memory stack in an arrangement of a data memory for a microprocessor system.
マイクロプロセッサーシステム用のデータ記憶装置の配置で１つの記憶スタックを準備するため、少なくとも１つの記憶ポインタ（７，２１）が使用される。 - 特許庁 - A memory stick interface 66 writes prescribed data in a mounted memory stick 10, and reads the prescribed data from the memory stick 10.
メモリースティックインターフェース６６は、装着されているメモリースティック１０に、所定のデータを書き込み、メモリースティック１０から、所定のデータを読み出す。 - 特許庁 - To obtain a semiconductor memory which can detect high resistance short circuit between a storage node of a memory cell and a gate in a transistor of a memory cell.
メモリセルのストレージノードとメモリセルのトランジスタにおけるゲートとの高抵抗ショートを検出することができる半導体記憶装置を得る。 - 特許庁 - A received signal memory controller 120 controls the access so as to reuse the memory space by overwriting data in a received signal memory 102 one after another.
受信信号メモリ制御部１２０は、受信信号メモリ１０２を順次上書きしてメモリ空間を再利用するようにアクセスを制御する。 - 特許庁 - To provide a socket for a memory card for inserting the memory card smoothly by preventing the memory card from being inserted in a wrong direction.
メモリカードの装着方向が誤りにくいものにして、メモリカードが円滑に装着されるようにしたメモリカード用ソケットを提供すること。 - 特許庁 - The transfer data are DMA-transferred to a transfer destination memory 40 from a transfer origin memory 20 or an I/O device 30 in a DMA (direct memory access) unit 11.
ＤＭＡ部１１において、転送元メモリ２０又はＩ／Ｏデバイス３０から転送先メモリ４０へ、転送データがＤＭＡ転送される。 - 特許庁 - To make it possible to obtain high reliability concerning data to be stored in an integrated memory provided with memory cells having a magneto resistance memory effect.
磁気抵抗メモリ効果をもつメモリセルを備えた集積メモリにおいて、記憶すべきデータに関してかなり高い信頼性が得られるようにする。 - 特許庁 - To accelerate a test concerning a memory to be tested by shortening time for testing concerning each bit included in the memory cells of the memory to be tested.
被試験メモリのメモリセルに含まれる各ビットに関する試験時間を短縮し、被試験メモリに関する試験を高速化することができる。 - 特許庁 - Depending on the use state of a printer 1, a memory 13c for image processing is assured and the amount of memory thus assured is stored in a temporary memory 13a (S2).
プリンタ１の使用状態に応じて、画像処理用メモリ１３ｃを確保し、確保できたメモリ量をテンポラリメモリ１３ａに記憶する（Ｓ２）。 - 特許庁 - In an information processor, the processor 102 can communicate with the shared memory 106, and a direct-memory-access controller (DMAC) 160 can be connected with the local memory 104.
プロセッサ１０２は、共有メモリ１０６と通信可能であり、ダイレクト・メモリ・アクセス・コントローラ（ＤＭＡＣ）１６０はローカルメモリ１０４と接続しうる。 - 特許庁 - A memory cell array 1 has a plurality of memory cells MC, and n cells (n: a natural number of 3 or more) in the plurality of memory cells are written simultaneously.
メモリセルアレイ１は、複数のメモリセルＭＣを有し、複数のメモリセルのうち、ｎ個（ｎは３以上の自然数）のセルが同時に書き込まれる。 - 特許庁 - The caching where portions of data are stored in slower main memory and are transferred to faster memory between one or more processors and the main memory.
データの部分が、低速メイン・メモリに格納され、１つ又は複数のプロッセサと該メイン・メモリとの間の高速メモリに転送されるキャッシングである。 - 特許庁 - The page information includes a memory address for each page in the volatile memory, and a program number of a program including memory data for each page.
上記ページ情報は、各ページの揮発性メモリにおけるメモリアドレスと、各ページのメモリデータが属するプログラムのプログラム番号とを含むものである。 - 特許庁 - The nonvolatile semiconductor memory device has a plurality of memory strings each having a plurality of electrically rewritable memory transistors connected in series.
不揮発性半導体記憶装置は、電気的に書き換え可能な複数のメモリトランジスタが直列に接続された複数のメモリストリングスを有する。 - 特許庁 - A representative memory card/module in accordance with the present invention includes one or more memory devices, and a memory interface which includes a data bus, a command line, and a clock line.
本発明による代表的なメモリカード／モジュールは、メモリ装置と、データバス、コマンドライン、及びクロックラインを含むメモリインターフェイスと、を含んでいる。 - 特許庁 - To shorten time from a start of a transfer from a nonvolatile memory to a volatile memory until the data in the volatile memory becomes accessible.
不揮発性メモリから揮発性メモリに転送が開始されてから揮発性メモリ内のデータがアクセス可能になるまでの時間を短縮する。 - 特許庁 - To provide a semiconductor device with a built-in flash memory capable of prolonging the like of a flash memory and a flash memory address converting method.
フラッシュメモリの長寿命化が実現できるフラッシュメモリ内蔵半導体装置及びフラッシュメモリアドレス変換方法を得ることを目的とする。 - 特許庁 - To provide the method of manufacturing a semiconductor memory device in which there are less deterioration and variation in the property of a Vpp transistor, and which provides the stable memory cell property of a flash memory.
Ｖｐｐトランジスタの特性の劣化やばらつきが少なく、安定したフラッシュメモリのメモリセル特性を得ることができる半導体記憶装置の製造方法を得ること。 - 特許庁 - A sub-memory medium 6 which is different from a conventionally prepared HD 5 is arranged in a memory section 3 of an automatic transaction system, and journal data is written in the sub-memory medium 6.
自動取引装置の記憶部３内に、従来から備えられていたＨＤ５とは別に副記憶媒体６を設け、この副記憶媒体６にジャーナルデータを書き込む。 - 特許庁 - After that, when memory cells having higher value than voltage EV exist in the plurality of memory cells, operation is returned to operation in which the threshold value of the plurality of memory cells is set to voltage EV or less.
その後、複数のメモリセルに電圧ＥＶより閾値が高いメモリセルが存在する場合は、複数のメモリセルの閾値を電圧ＥＶ以下に設定する動作に戻る。 - 特許庁 - The data of this introduction part are compared with the data of the introduction part already recorded in a memory 20 by the memory controller 21, and if no coincidence exists, the data of the introduction part are stored in the memory 20.
メモリコントローラ２１は、このイントロ部のデータと既にメモリ２０に記録されているイントロ部のデータとを比較し、不一致の場合、イントロ部のデータをメモリ２０に記憶する。 - 特許庁 - To prevent a hit of a connector when a vibration impact is added at the time of screwing and fixing a memory pack to a main body side in a memory attaching/detaching structure in a memory pack system.
メモリパック方式のメモリ着脱構造で、メモリパックを本体側にネジ締め固定する場合に、振動衝撃が加わった時のコネクタの瞬断を防止することにある。 - 特許庁 - In an information processing apparatus which has at least one slot for a memory card, when a memory card is loaded into the slot, a storage region is created for each identifier of data in the memory card.
メモリーカードのスロットを少なくとも一つ有する情報処理装置に、メモリーカードがスロットに装着されると、メモリーカードのデータの識別子ごとに記憶領域を生成する。 - 特許庁 - A memory cell group which has a plurality of memory cells MC including a floating gate and a control gate and in which current paths of a plurality of memory cells MC are connected in series is formed.
浮遊ゲートと制御ゲートとを含むメモリセルＭＣを複数有し、複数のメモリセルＭＣの電流通路が直列に接続されたメモリセル群が形成されている。 - 特許庁 - In this memory test circuit, two test routes are used, that is, a direct memory BIST mode and a redundancy memory BIST mode in order to expand a test range.
本発明のメモリテスト回路では、テスト範囲を拡大するために、ダイレクトメモリＢＩＳＴモードとリダンダンシメモリＢＩＳＴモードとの２つのテスト経路を実現している。 - 特許庁 - A memory cell current is made to flow in a memory cell when reading out data is compared with a reference current set in accordance with wiring width of word lines connected to this memory cell.
データの読み出し時にメモリセルに流れるメモリセル電流が、このメモリセルに接続されたワード線の配線幅に応じて設定される基準電流と比較される。 - 特許庁 - Reproduced data corrected by an inner code are written in a memory 260, read in the memory of an outer code decoder 137 from the memory 260, and an error of an outer code is corrected.
内符号で訂正された再生データがメモリ２６０に書込まれ、メモリ２６０から外符号デコーダ１３７のメモリに読み込まれ、外符号の訂正がなされる。 - 特許庁 - To provide a nonvolatile semiconductor memory device such that incidence of UL light on memory cell regions is suppressed in manufacturing processes and local variations in memory cell characteristics is suppressed.
製造工程においてメモリセル領域へのＵＶ光の入射が抑えられ、メモリセル特性の局所的なバラツキが抑えられた不揮発性半導体記憶装置を提供する。 - 特許庁 - A whole load module is developed to the main memory 2, and a part or whole part of instruction codes in the load module developed to the main memory 2 are stored in a local memory 3.
メインメモリ２にはロードモジュール全体が展開され、ローカルメモリ３にはメインメモリ２に展開されたロードモジュールの中の命令コードの一部または全部を格納する。 - 特許庁 - In a step S1, it is decided whether or not a memory stick is loaded in a memory stick slot and when it is decided that the memory stick is loaded, an advance to a step S2 is made.
ステップＳ１において、メモリースティックスロットに対するメモリースティックの装着が判定され、メモリースティックが装着されていると判定された場合、ステップＳ２に進む。 - 特許庁 - To suppress deterioration in characteristics due to a load on a nonvolatile memory and increase the access frequency to a memory cell as the result of suppression, in a nonvolatile memory using a ferroelectric capacitor.
強誘電体キャパシタを用いた不揮発性メモリの、該メモリへの負荷による特性劣化を抑え、結果的にメモリセルへのアクセス回数を増大することを可能とする。 - 特許庁 - In addition, at the end of the driving, the memory image of the backup area of the main memory is written all together in the backup area of the flash memory.
また、自車両の運転終了時に、メインメモリにおけるｂａｃｋｕｐ領域のメモリイメージを、フラッシュメモリにおけるｂａｃｋｕｐ領域に一括して書き込む。 - 特許庁 - In the semiconductor storage memory device, the data registers 104-1 and 104-2 for latching written data are positioned closely to memory cells MC in a memory core section 100.
書き込みデータをラッチするためのデータレジスタ１０４−１，１０４−２を、メモりコア部１００内のメモリセルＭＣに近接した位置に設けることを特徴とする。 - 特許庁 - To provide a multi-level anti-ferroelectric memory in which an anti- ferroelectric memory is adopted and polarization quantity of ternary value or more can be stored in one memory cell capacitor.
反強誘電体メモリを適用した、１メモリセルキャパシタに３値以上の分極量を記憶させることのできる、多値反強誘電体メモリを提供すること。 - 特許庁 - A data processing apparatus (1) includes a built-in memory (2) and a memory controller (3) for transferring data delivered from master devices (6-1 to 6-n, 7) to the built-in memory (2).
内蔵メモリ（２）と、マスタデバイス（６−１〜６−ｎ、７）から渡されたデータをその内蔵メモリ（２）に転送するメモリコントローラ（３）とを具備するデータ処理装置（１）を構成する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
