「Memory Array」を含む例文一覧(3046)

＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 60 61 次へ＞
  • A NVM memory cell is arranged as a memory array of rows and columns.
    ＮＶＭメモリセルは、行及び列のメモリアレイとして配置される。 - 特許庁
  • A flash memory 1 has a memory array 3 and a control circuit 16.
    フラッシュメモリ（１）は、メモリアレイ（３）と制御回路（１６）とを有する。 - 特許庁
  • MAGNETIC MEMORY CELL, MANUFACTURING METHOD THEREFOR AND MAGNETIC MEMORY CELL ARRAY
    磁気メモリセルおよびその製造方法ならびに磁気メモリセルアレイ - 特許庁
  • A memory includes an array of each phase change memory cell and a first circuit.
    メモリは、各相変化メモリセルのアレイと、第１回路とを含む。 - 特許庁
  • A flash memory (1) is provided with a memory array (2) and a control circuit (17).
    フラッシュメモリ（１）は、メモリアレイ（２）と制御回路（１７）を備える。 - 特許庁
  • MAGNETIC MEMORY CELL, MAGNETIC MEMORY ARRAY, AND METHOD OF MANUFACTURING THE SAME
    磁気メモリセルおよび磁気メモリアレイならびにそれらの製造方法 - 特許庁
  • MEMORY CELL ARRAY AND METHOD FOR FORMING THE SAME
    メモリセルアレイの形成方法及びメモリセルアレイ - 特許庁
  • RANDOM ACCESS MEMORY ARRAY WITH PARITY BIT STRUCTURE
    パリティビット構造を具備するランダムアクセスメモリアレイ - 特許庁
  • SUPERCONDUCTING CELL AND MEMORY ARRAY USING THE CELL
    超電導セル及び該セルを用いたメモリ・アレイ - 特許庁
  • METHOD FOR OPTIMIZING MANUFACTURING COST OF MEMORY ARRAY
    メモリアレイの製造コストを最適化する方法 - 特許庁
  • MANUFACTURING METHOD OF SELF-ALIGNMENT CROSS POINT MEMORY ARRAY
    自己整合クロスポイントメモリアレイの製造方法 - 特許庁
  • NEW FLASH MEMORY ARRAY AND DECODING STRUCTURE
    新しいフラッシュメモリ配列とデ—コ—ディング構造 - 特許庁
  • METHOD FOR WRITING DATA BITS TO MEMORY ARRAY
    メモリアレイにデータビットを書き込むための方法 - 特許庁
  • Plural entries are registered in a memory array.
    メモリアレイには複数のエントリが登録される。 - 特許庁
  • MAGNETIC MEMORY, MAGNETIC MEMORY ARRAY, AND MANUFACTURING METHOD OF MAGNETIC MEMORY, RECORDING METHOD OF MAGNETIC MEMORY, AND READOUT METHOD OF MAGNETIC MEMORY
    磁性メモリ、磁性メモリアレイ、磁性メモリの製造方法、磁性メモリの記録方法、及び磁性メモリの読み出し方法 - 特許庁
  • The memory cell array includes memory cells arranged at crossing points of a bit-line and word-line matrix of the memory cell array.
    メモリ・セル・アレイは、メモリ・セル・アレイのビット線とワード線のマトリックスの交点に配置されたメモリ・セルを有する。 - 特許庁
  • The nonvolatile memory array includes a flash memory array having first and second blocks of three state memory cells inside.
    不揮発性メモリアレイは、内部に３状態メモリセルの第１および第２ブロックを有するフラッシュメモリアレイを含む。 - 特許庁
  • NONVOLATILE FERROELECTRIC MEMORY CELL ARRAY BLOCK, AND NONVOLATILE FERROELECTRIC MEMORY DEVICE UTILIZING THIS MEMORY CELL ARRAY BLOCK
    不揮発性強誘電体メモリセルアレイブロック及び該メモリセルアレイブロックを利用する不揮発性強誘電体メモリ装置 - 特許庁
  • MEMORY CELL ARRAY STRUCTURE FOR NON-VOLATILE SEMICONDUCTOR MEMORY UNIT, THE NON-VOLATILE SEMICONDUCTOR MEMORY UNIT ACCESS METHOD FOR MEMORY CELL ARRAY OF THE UNIT, NAND FLASH MEMORY UNIT, AND SEMICONDUCTOR MEMORY
    不揮発性半導体メモリ装置のメモリセルアレイ構造、不揮発性半導体メモリ装置、同装置のメモリセルアレイアクセス方法、ＮＡＮＤフラッシュメモリ装置及び半導体メモリ - 特許庁
  • ASSOCIATIVE MEMORY CELL, ASSOCIATIVE MEMORY CELL ARRAY, ADDRESS RETRIEVAL MEMORY, AND NETWORK ADDRESS RETRIEVING DEVICE
    連想メモリセル、連想メモリセルアレイ、アドレス検索メモリおよびネットワークアドレス検索装置 - 特許庁
  • A memory cell array 10 has a plurality of memory cells MC and dummy memory cells DMC.
    メモリセルアレイ１０は、複数のメモリセルＭＣおよびダミーメモリセルＤＭＣを有する。 - 特許庁
  • Furthermore, each sub-array is mounted as an independently stand-alone memory array.
    また各サブアレイは、独立したスタンドアロンのメモリ・アレイとして実装される。 - 特許庁
  • DISK ARRAY DEVICE AND CACHE MEMORY CONTROL METHOD
    ディスクアレイ装置およびキャッシュメモリ制御方法 - 特許庁
  • Each array (302) provides a plurality of memory cells (300).
    各アレイ(302)は、複数のメモリセル(300)を提供する。 - 特許庁
  • CACHE MEMORY MANAGING METHOD FOR DISK ARRAY SYSTEM
    ディスクアレイ装置におけるキャッシュメモリ管理方法 - 特許庁
  • The capacitor is disposed just below the memory cell array.
    キャパシタは、メモリセルアレイの直下に設けられる。 - 特許庁
  • To program user data in a memory array and enhance parallelism during readout of the user data from the memory array.
    ユーザデータをメモリアレイにプログラムし、またメモリアレイからユーザデータを読み出す間の並列性を高める。 - 特許庁
  • The input/output circuit band 13 is arranged between the memory cell array 11 and the memory cell array 12.
    入出力回路帯１３は、メモリセルアレイ１１とメモリセルアレイ１２との間に配置される。 - 特許庁
  • A memory-cell array 21 of the nonvolatile memory 20 is divided into a plurality of banks and a control memory area is allocated inside the memory-cell array 21.
    不揮発性メモリ２０のメモリセルアレイ２１を複数のバンクに分割して、メモリセルアレイ２１内に制御メモリ領域をアロケートする。 - 特許庁
  • MEMORY INTEGRATED DISPLAY SUBSTRATE AND DISPLAY DEVICE AND MEMORY CELL ARRAY
    メモリ一体型表示基板および表示装置並びにメモリセルアレイ - 特許庁
  • The phase change memory device 100 includes an array of phase change memory cells.
    相変化メモリ装置１００は、相変化メモリセルのアレイからなる。 - 特許庁
  • A semiconductor memory comprises a memory cell array and a control circuit.
    半導体記憶装置は、メモリセルアレイと、制御回路とを含んでいる。 - 特許庁
  • METHOD FOR OPERATING ARRAY OF DUAL-PORT MEMORY CELL AND INTEGRATED CIRCUIT MEMORY
    デュアルポートメモリセルのアレイを動作する方法および集積回路メモリ - 特許庁
  • A memory cell array comprises memory cells arrayed in row and column.
    メモリセルアレイは、ロー及びカラムに配列されたメモリセルを有している。 - 特許庁
  • Each memory bank includes a memory cell array provided with rows and columns.
    該各メモリバンクは、行と列とを備えたメモリセルアレイを含んでいる。 - 特許庁
  • The second ferroelectric memory 200 comprises a second memory cell array 210.
    第２強誘電体メモリ２００は、第２メモリセルアレイ２１０を含む。 - 特許庁
  • The memory cell array 10 comprises a redundant cell array for replacing a defective cell by a normal cell array.
    メモリセルアレイ１０は、ノーマルセルアレイとその不良セルを置換するための冗長セルアレイを含む。 - 特許庁
  • Each of the memory blocks has a memory cell array; a row selection circuit that selects any row in the memory cell array; and a column selection circuit that selects any column in the memory cell array.
    メモリブロックのそれぞれは、メモリセルアレイと、メモリセルアレイの任意の行を選択する行選択回路と、メモリセルアレイの任意の列を選択する列選択回路と、を有する。 - 特許庁
  • FERROELECTRIC NONVOLATILE MEMORY, FERROELECTRIC NONVOLATILE MEMORY ARRAY, AND MANUFACTURING METHOD OF FERROELECTRIC NONVOLATILE MEMORY ARRAY
    強誘電体不揮発性メモリ、強誘電体不揮発性メモリアレイ、及び強誘電体不揮発性メモリアレイの作製方法 - 特許庁
  • MAGNETIC MEMORY CELL ARRAY, SELECTION METHOD OF MAGNETIC MEMORY CELL WRITE CURRENT AND MAGNETIC RESISTANCE ACCESS MEMORY
    磁気メモリセルのアレイ、磁気メモリセル書き込み電流選択方法および磁気抵抗アクセスメモリ - 特許庁
  • A memory includes: a memory cell array which stores data therein; and a write driver which writes data to memory cells.
    メモリは、データを記憶するメモリセルアレイと、メモリセルにデータを書き込むライトドライバとを備える。 - 特許庁
  • The memory cell array part includes a first memory string, a second memory string and an element isolation insulator layer.
    メモリセルアレイ部は、第１メモリストリングと、第２メモリストリングと、素子分離絶縁層と、を含む。 - 特許庁
  • ADDRESSING AND SENSING CROSS-POINT DIODE MEMORY ARRAY
    クロスポイントダイオードメモリアレイのアドレス指定及びセンシング - 特許庁
  • TRANSISTOR, MEMORY CELL ARRAY, AND MANUFACTURING METHOD OF THE TRANSISTOR
    トランジスタ、メモリセルアレイ、および、トランジスタ製造方法 - 特許庁
  • HIGH DENSITY NONVOLATILE MEMORY ARRAY AND MANUFACTURING METHOD
    高密度不揮発性メモリアレイ及び製造方法 - 特許庁
  • MEMORY-USING METHOD FOR DATA OF STRUCTURE-TYPE ARRAY
    構造体型配列のデータのメモリ使用方法 - 特許庁
  • CIRCUIT AND METHOD WITH CONDITIONS OF FLASH MEMORY ARRAY
    フラッシュメモリアレイの条件付け回路及び方法 - 特許庁
  • TRANSISTOR, MEMORY CELL ARRAY AND METHOD OF MANUFACTURING TRANSISTOR
    トランジスタ、メモリセルアレイ、及びトランジスタの製造方法 - 特許庁
  • A write circuit writes data in the memory cell array.
    書き込み回路は、メモリセルアレイにデータを書き込む。 - 特許庁
  • A control circuit 7 controls the memory cell array 1.
    制御回路７は、メモリセルアレイ１を制御する。 - 特許庁
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 60 61 次へ＞

例文データの著作権について

  • 特許庁
    Copyright © Japan Patent office. All Rights Reserved.