「Memory Array」を含む例文一覧(3046)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 60 61 次へ＞- A memory cell array has a main body cell array 11 having a plurality of memory cells and a redundancy array 12 having a plurality of redundant cells being replaceable by a memory cell.
メモリセルアレイは、複数のメモリセルを有する本体セルアレイ１１と、メモリセルと置き換え可能な複数の冗長セルを有するリダンダンシアレイ１２とを有する。 - 特許庁 - The constitution of each first memory cell unit on the end side of a memory cell array is made different from that of each memory cell unit on the end side of the memory cell array.
そして、前記第１のメモリセルユニットの前記メモリセルアレイ端側の構成が前記第２のメモリセルユニットと異なることを特徴とする。 - 特許庁 - The memory layer includes a first memory cell array including memory cells connected to the first wiring; and a second memory cell array that is apposed with the first memory cell array along the first direction and contains memory cells connected to the first wiring.
メモリ層は、第１配線と接続されたメモリセルを含む第１メモリセルアレイ部と、第１メモリセルアレイ部と第１方向に沿って並置され第１配線と接続されたメモリセルを含む第２メモリセルアレイ部と、を含む。 - 特許庁 - The multi-bit non-volatile memory device includes a memory cell array that includes a plurality of memory cells, and a storage unit that is electrically connected to the memory cell array.
マルチ-ビット不揮発性メモリー装置は、複数のメモリーセルを含むメモリーセルアレイとメモリーセルアレイに電気的に連結した記憶ユニットとを含む。 - 特許庁 - A memory cell array 1 has a plurality of memory cells arranged in a matrix form.
メモリセルアレイ１は、複数のメモリセルがマトリックス状に配置されている。 - 特許庁 - LOW VOLTAGE NONVOLATILE MEMORY ARRAY, NONVOLATILE MEMORY, AND DEVICE THEREOF
低電圧不揮発性メモリーアレイ及び不揮発性メモリー並びにそのデバイス - 特許庁 - METHOD FOR WRITING INTO MEMORY ARRAY COMPRISING A PLURALITY OF THREE TERMINAL MEMORY CELLS
複数の３端子メモリセルを含むメモリアレイに対する書き込み方法 - 特許庁 - The nonvolatile memory includes a memory array and a parallel write restriction circuit.
不揮発性メモリは、メモリアレイと並列書き込み制限回路とを有する。 - 特許庁 - NONVOLATILE MEMORY CELL, ITS PROGRAMING METHOD AND NONVOLATILE MEMORY ARRAY
不揮発性メモリセルおよびそのプログラム方法ならびに不揮発性メモリアレイ - 特許庁 - MEMORY CELL ARRAY AND METHOD OF MANUFACTURING THE SAME, AND FERROELECTRIC MEMORY DEVICE
メモリセルアレイおよびその製造方法、ならびに強誘電体メモリ装置 - 特許庁 - The memory cell array 2 includes a plurality of memory cells including a floating gate.
メモリセルアレイ２は、フローティングゲートを備える複数のメモリセルを有している。 - 特許庁 - A nonvolatile semiconductor memory device includes a memory cell array and a control part.
不揮発性半導体記憶装置は、メモリセルアレイと制御部とを備える。 - 特許庁 - The ferroelectric memory device comprises a simple matrix type memory cell array.
強誘電体メモリ装置は、単純マトリクス型のメモリセルアレイを有する。 - 特許庁 - To provide a method of biasing a memory cell array and a semiconductor memory device.
メモリアレイのバイアシング方法及び半導体メモリ装置を提供する。 - 特許庁 - A memory cell array 40 is divided into memory blocks 40-N, 40-F.
メモリセルアレイ４０は、メモリブロック４０−Ｎ，４０−Ｆに分割される。 - 特許庁 - The memory device includes a memory cell array, a test data storage section and a decision section.
メモリ装置はメモリセルアレイ、テストデータ貯蔵部、及び判断部を含む。 - 特許庁 - The first ferroelectric memory 100 comprises a first memory cell array 110.
第１強誘電体メモリ１００は、第１メモリセルアレイ１１０を含む。 - 特許庁 - When a memory address to access the first memory array 1 is inputted, the defective memory address of the memory area containing the memory of the access target is read from the second memory array 1.
第１のメモリアレイ１にアクセスするためのメモリアドレスが入力されると、そのアクセス対象のメモリが含まれるメモリ領域の欠陥メモリアドレスが第２のメモリアレイ１から読み出される。 - 特許庁 - MEMORY ARRAY CONTAINING MULTIGATE CHARGE TRAP NONVOLATILE CELL
マルチゲート電荷トラップ不揮発性セルを含むメモリアレイ - 特許庁 - METHOD FOR PROGRAMMING ARRAY HAVING PLURAL MEMORY CELLS
複数のメモリセルを有するアレイをプログラムする方法 - 特許庁 - MAGNETIC RANDOM ACCESS MEMORY ARRAY WITH GLOBAL WRITE LINE
グローバル書込線を具備する磁気ランダムアクセスメモリアレイ - 特許庁 - MEMORY CIRCUIT FOR PREVENTING ELEVATION OF CELL ARRAY POWER SOURCE
セルアレイ電源の上昇を防止したメモリ回路 - 特許庁 - METHOD OF MANUFACTURING 1T1R RESISTANCE MEMORY ARRAY
１Ｔ１Ｒ型抵抗メモリアレイを製造する方法 - 特許庁 - To provide a nonvolatile memory array that can increase the density of a memory array, and to provide its manufacturing method.
メモリアレイの密度を高めることのできる不揮発性メモリアレイ及びその製造方法を提供する。 - 特許庁 - To reduce the resistance of a bit line of a memory cell array and reduce the area of forming the memory cell array.
メモリセルアレイのビット線の低抵抗化を図ると共に、メモリセルアレイの形成面積の縮小化を図る。 - 特許庁 - To significantly reduce the layout area of a memory cell array and to improve a work margin as the memory cell array.
メモリセルアレイのレイアウト面積を大幅に低減し、かつメモリセルアレイにおける加工マージンを向上させる。 - 特許庁 - METHOD FOR MANUFACTURING CROSS POINT TYPE RESISTOR MEMORY ARRAY AND METHOD FOR LOADING BODY OF CROSS POINT TYPE RESISTOR MEMORY ARRAY
クロスポイント型抵抗メモリアレイの製造方法、及びクロスポイント型抵抗メモリアレイ積載体の製造方法 - 特許庁 - The nonvolatile semiconductor memory which is provided with a memory cell array 3 and a replacement data cell array 2 is used.
メモリセルアレイ３と置換データ用セルアレイ２とを具備する不揮発性半導体記憶装置を用いる。 - 特許庁 - A memory array is divided into a first memory cell array MAT in which positive data is programmed in each memory cell and a second memory cell array MAR in which reverse data of the positive data is programmed in each memory cell.
メモリアレイは、各々のメモリセルに正データがプログラムされる第１のメモリセルアレイＭＡＴと、各々のメモリセルに正データの反転データがプログラムされる第２のメモリセルアレイＭＡＲに分割されている。 - 特許庁 - This memory system 200 includes a first memory unit 201 having an array of memory cells and a second memory unit 201 having an array of memory cells including a number of redundant cells.
メモリセルアレイを有する第１のメモリユニット２０１と、いくつかの冗長セルを含むメモリセルアレイを有する第２のメモリユニット２０１と、を備えたメモリシステム２００である。 - 特許庁 - To form the data line of an ordinary memory cell on a redundant memory cell array by suppressing the coupling of the data line of the ordinary memory cell array.
通常メモリセルアレイのデータ線のカップリングを抑制し、通常メモリセルアレイのデータ線を冗長メモリセルアレイ上に形成する。 - 特許庁 - The memory device 12 includes a memory cell array 14 and a data output circuit 18 that outputs data read from the memory cell array 14.
メモリデバイス１２は、メモリセルアレイ１４とメモリセルアレイ１４から読み出されたデータを出力するデータ出力回路１８を含む。 - 特許庁 - The memory cell array is constituted of a data cell array 12, a reference cell array 13A and dummy cell arrays 13B, 13C.
メモリセルアレイは、データセルアレイ１２、レファレンスセルアレイ１３Ａ及びダミーセルアレイ１３Ｂ，１３Ｃから構成される。 - 特許庁 - A memory cell array is divided into a left cell array 1L and a right cell array 1R which are composed respectively of a plurality of blocks.
メモリセルアレイは、それぞれ複数個のブロックからなる左右セルアレイ１Ｌ，１Ｒに分けられている。 - 特許庁 - A memory circuit includes a memory array and a memory control circuit, and write-in and read-out of memory information are performed.
メモリ回路は、メモリアレイとメモリ制御回路とを有して記憶情報の書き込みと読み出しが行われる。 - 特許庁 - To provide a test circuit of a memory circuit having a real cell array and a parity cell array.
リアルセルアレイとパリティセルアレイを有するメモリ回路の試験回路を提供する。 - 特許庁 - A tile incorporated in the array of rows and columns are overlapped on a memory array.
行及び列のアレイ中に組み込まれたタイルは、メモリアレイに重ね合わされる。 - 特許庁 - SEMICONDUCTOR DEVICE ARRAY HAVING HIGH-DENSITY MEMORY CELL ARRAY AND HIERARCHICAL BIT LINE METHOD
密なメモリセルアレイを有する半導体装置アレイおよび階層ビットライン方式 - 特許庁 - A plurality of memory cells are arranged in rows and columns in a memory cell array 1.
メモリセルアレイ１には、複数のメモリセルが行及び列に配置されている。 - 特許庁 - METHOD OF FORMING MULTI-LEVEL CELLS IN MEMORY ARRAY AND MOS MEMORY CELL
メモリアレイにおけるマルチレベルのセルを形成する方法及びＭＯＳメモリセル - 特許庁 - This memory includes a memory cell array, a controller, and a programming section.
本発明のメモリ装置は、メモリセルアレイ、制御部、及びプログラミング部を備える。 - 特許庁 - A semiconductor memory 2 includes a memory array 26 and a scrambling/descrambling section 21.
半導体メモリ２は、メモリアレイ２６と、スクランブル／デスクランブル部２１とを備える。 - 特許庁 - MEMORY CELL ARRAY, NON-VOLATILE STORAGE UNIT, AND NON- VOLATILE SEMICONDUCTOR MEMORY
メモリセルアレイ、不揮発性記憶ユニットおよび不揮発性半導体記憶装置 - 特許庁 - To provide a means in which data is written surely in a memory cell of a memory cell array, while data stored in other memory cell in the memory cell array can be protected.
メモリセルアレイのメモリセルにデータを確実に書き込む一方で、メモリセルアレイの他のメモリセルにあるデータを保護することが可能な手段を提供する。 - 特許庁 - METHOD FOR ERASING CONTENTS OF MEMORY, AND MEMORY ARRAY FOR PERFORMING THE METHOD
メモリ内容を消去する方法およびそれを実行するためのメモリ・アレイ - 特許庁 - CURRENT FUSING TYPE FUSE ARRAY, SEMICONDUCTOR MEMORY, AND SEMICONDUCTOR MEMORY SYSTEM
電流溶断型ヒューズアレイ、半導体記憶装置及び半導体記憶システム - 特許庁 - The memory cell array 2 is provided with a plurality of memory cells arrayed in a matrix.
メモリセルアレイ２は、行列状に配列された複数のメモリセルを有する。 - 特許庁 - To improve stress resistance of a memory cell array.
メモリセルアレイの耐ストレス性を向上できるようにする。 - 特許庁 - A memory cell array 1 has multiple block redundancies.
メモリセルアレイ１は、複数のブロックリダンダンシを有している。 - 特許庁 - The memory cell array 50 is divided into plural banks 52.
メモリセルアレイ５０は、複数のバンク５２に分割される。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
