「Memory Array」を含む例文一覧(3046)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 60 61 次へ＞- Other magnetic memory cells are positioned at a perimeter of the array.
他の磁気メモリセル(P)はアレイの周辺に配置される。 - 特許庁 - MAGNETIC MEMORY ARRAY OF WHICH SIZE AND ACTION MARGIN ARE EXPANDED
サイズと動作マージンとが拡大された磁気メモリアレイ - 特許庁 - SHARED MEMORY COPY FUNCTION IN DISK ARRAY CONTROLLER
ディスクアレイ制御装置における共有メモリコピー機能 - 特許庁 - MEMORY ARRAY INCLUDING LAYER HAVING ELECTRIC CONDUCTION ANISOTROPY
電気伝導異方性を有する層を含むメモリ・アレイ - 特許庁 - The memory array has an active mode and a standby mode.
メモリアレイは、アクティブモードと待機モードとを有している。 - 特許庁 - A RAM (Random Access Memory) 30 holds data that is to be written to the memory cell array 10 or data that is read out.
ＲＡＭ（Random Access Memory）30は、メモリセルアレイ10に書き込まれるデータ、又は読み出されたデータを保持する。 - 特許庁 - The memory cell array is configured by arranging memory strings, each of which includes a plurality of memory cells connected in series.
メモリセルアレイは、直列接続された複数のメモリセルからなるメモリストリングを配列してなる。 - 特許庁 - A memory cell array 1 has a plurality of memory cells for storing a plurality of bits in one memory cell.
メモリセルアレイ１は、１つのメモリセルに複数ビットを記憶する複数のメモリセルを有している。 - 特許庁 - This semiconductor memory has a memory cell array connecting m (=10) step memory cells 33m1, 33m2, 33m3, ..., 33m1 in series.
ｍ(＝１０)段のメモリセル３３m1、３３m2、３３m3、…、３３m1が直列に接続されたメモリセルアレイを備える。 - 特許庁 - A memory device 50 having an intersection array 100 of a memory cell 130 is provided with a temperature sensor 150 and a reference memory cell 160.
メモリセル(130)の交点アレイ(100)を有するメモリデバイス(50)は、温度センサ(150)と基準メモリセル(160)を備える。 - 特許庁 - The chip temperature information of the memory part 2 is stored in the memory cell array B12 in the memory part 2.
そして、メモリ部２のチップ温度情報は、メモリ部２内のメモリセルアレイＢ１２に記憶される。 - 特許庁 - MEMORY CELL UNIT, NONVOLATILE SEMICONDUCTOR MEMORY DEVICE HAVING IT AND DRIVING METHOD OF MEMORY CELL ARRAY
メモリセルユニット、それを備えてなる不揮発性半導体記憶装置及びメモリセルアレイの駆動方法 - 特許庁 - Meanwhile, the control circuit applies a second voltage to the first wirings and the second wirings in a non-selected third memory cell array that shares the second wirings with the selected first memory cell array and in a non-selected memory cell array positioned farther than the third memory cell array when viewed from the first memory cell array.
一方、選択された第１のメモリセルアレイと第２配線を共有する非選択の第３のメモリセルアレイ、及び前記第１のメモリセルアレイから見て前記第３のメモリセルアレイよりも遠い側にある非選択のメモリセルアレイにおいて、第１配線及び第２配線に第２の電位を与える。 - 特許庁 - A control circuit applies a first voltage to the first wirings and the second wirings in a non-selected second memory cell array that shares the first wirings with the selected first memory cell array and in a non-selected memory cell array positioned farther than the second memory cell array when viewed from the first memory cell array.
制御回路は、選択された第１のメモリセルアレイと第１配線を共有する非選択の第２のメモリセルアレイ、及び第１のメモリセルアレイから見て第２のメモリセルアレイよりも遠い側にある非選択のメモリセルアレイにおいて、第１配線及び第２配線に第１の電位を与える。 - 特許庁 - There are further comprised switching circuits 7a-7e for switching the I/O 6a-6e of the memory cell array 4a-4e to the adjacent memory cell array 4b-4e and the redundancy memory cell array 5, respectively.
また、メモリセルアレイ４ａ〜４ｅのＩ／Ｏ６ａ〜６ｅを隣接するメモリセルアレイ４ｂ〜４ｅ、及び冗長メモリセルアレイ５に接続を切替える切替え回路７ａ〜７ｅを備える。 - 特許庁 - TECHNIQUE FOR TESTING WORD LINE OF MEMORY ARRAY AND RELATED CIRCUIT
メモリアレイのワード線及び関連回路をテストする技術 - 特許庁 - The flash cell array is composed of a plurality of flash memory cells.
フラッシュセルアレイは、複数のフラッシュメモリセルで構成される。 - 特許庁 - To reduce the layout area of a memory cell array.
メモリセルアレイのレイアウト面積を低減できるようにする。 - 特許庁 - A memory comprises an array 100, constituted of memory cells and a reference cell array 200 constituted of reference cells of plural units.
メモリは、メモリセルで構成されたアレイと、複数のユニットの基準セルで構成された基準セルアレイとを含む。 - 特許庁 - STACK INCREASED WITH BALANCE IN LINEAR MEMORY ARRAY
線形メモリ配列中で均衡をとって増大するスタック - 特許庁 - SEMICONDUCTOR NON-VOLATILE MEMORY CELL ARRAY AND MANUFACTURING METHOD THEREOF
半導体不揮発性メモリセルアレイとその製造方法 - 特許庁 - WORD LINE PROTECTION DEVICE FOR PROTECTING WORD LINE STRUCTURE OF FLASH MEMORY ARRAY AND WORD LINE STRUCTURE FOR FLASH MEMORY ARRAY
フラッシュメモリアレイのワード線構造を保護するためのワード線保護装置およびフラッシュメモリアレイのためのワード線構造 - 特許庁 - ERASING METHOD OF SEMICONDUCTOR STORAGE DEVICE AND MEMORY CELL ARRAY
半導体記憶装置及びメモリセルアレイの消去方法 - 特許庁 - To reduce an array occupancy area of ferroelectric memory.
強誘電体メモリのアレイ占有面積を低減する。 - 特許庁 - METHODS AND APPARATUS FOR READING FULL-SWING MEMORY ARRAY
フル・スイング・メモリ・アレイを読み出すための方法及び装置 - 特許庁 - TECHNIQUE FOR TESTING BIT LINE OF MEMORY ARRAY AND RELATED CIRCUIT
メモリアレイのビット線及び関連回路をテストする技術 - 特許庁 - APPARATUS AND METHOD OF MULTI-LEVEL SENSING IN MEMORY ARRAY
メモリアレー内のマルチレベル感知のための装置および方法 - 特許庁 - MEASUREMENT FOR THRESHOLD VOLTAGE DISTRIBUTION OF MEMORY ARRAY BIT CELL IN CIRCUIT
回路内メモリ・アレイ・ビット・セル・スレシホルド電圧分布測定 - 特許庁 - METHOD FOR LAYING OUT MEMORY ARRAY REGION CORRESPONDING TO FINING
微細化に対応したメモリアレイ領域のレイアウト方法 - 特許庁 - A memory array is formed in a semiconductor substrate 1.
半導体基板１にはメモリセルアレイが形成されている。 - 特許庁 - NON VOLATILE SEMICONDUCTOR MEMORY HAVING REFERENCE CELL ARRAY
基準セルアレイを有する不揮発性半導体メモリ装置 - 特許庁 - CACHE MEMORY DIVIDED MANAGEMENT METHOD IN DISK ARRAY DEVICE
ディスクアレイ装置におけるキャッシュメモリ分割管理方式 - 特許庁 - The apparatus includes a memory device having a memory array to store data, and an analog-to-digital sense unit coupled to the memory array.
装置は、データを格納するためのメモリアレイを有するメモリデバイスと、メモリアレイに連結されているアナログ対デジタルセンスユニットを含んでいる。 - 特許庁 - SELF-ALIGNED METHOD OF FORMING SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELLS WITH SOURCE SIDE ERASE, AND MEMORY ARRAY MADE THEREBY
ソース側消去を伴うフローティングゲートメモリセルの半導体メモリアレイを形成する自己整合法及びこれによって形成されるメモリアレイ - 特許庁 - To provide a method for forming a memory cell array capable of reducing an interval between floating gates of memory cells and to provide the memory cell array.
メモリセルの浮遊ゲート間の間隔を縮小させることができるメモリセルアレイの形成方法およびメモリセルアレイを提供すること。 - 特許庁 - The control unit 4 can replace the normal memory cell array by a portion of a plurality of redundancy memory cells constituting the redundancy memory cell array.
制御部４は、冗長メモリセルアレイを構成する複数の冗長メモリセルの一部で、正規メモリセルアレイを置換することが可能である。 - 特許庁 - A plurality of memory cells are arranged in a matrix state in a memory cell array 1, the memory cell array 1 has a memory cell MC1 to be read out and memory cells MC2 to MC4 arranged adjacent to the memory cell 1.
メモリセルアレイ１には複数のメモリセルが行列状に配列されており、メモリセルアレイ１は、読み出し対象のメモリセルＭＣ１と、メモリセルＭＣ１に隣接して配置されたメモリセルＭＣ２〜ＭＣ４を有する。 - 特許庁 - A soft-reference magnetic memory digitizing device 100 includes an array of soft-reference magnetic memory cells 104.
軟基準磁気メモリデジタイジング装置100は軟基準磁気メモリセル104のアレイを有する。 - 特許庁 - A random access memory device has a memory array, and a refresh rate generator circuit.
ランダムアクセスメモリデバイスは、メモリアレイと、リフレッシュ速度生成器回路とを備えている。 - 特許庁 - A memory device (300) responding to a command signal has a plurality of banks of a memory array (324).
コマンド信号に応答するメモリデバイス(300)は、メモリアレイ(324)の複数バンクを有する。 - 特許庁 - The resistive cross point memory (20) includes an array (22) of memory cells (26) and a read circuit.
抵抗性クロスポイントメモリ(20)は、メモリセル(26)のアレイ(22)と読み出し回路(24)とを含む。 - 特許庁 - Magnetic Random Access Memory (MRAM) element (812) can include an array of these memory cells (10).
磁気ランダムアクセスメモリ(MRAM)素子(812)は、これらのメモリセル(10)のアレイを含むことができる。 - 特許庁 - To stabilize operation of a PMC memory cell using a CBRAM memory array.
ＣＢＲＡＭメモリアレイを使用したＰＭＣメモリセルの動作の安定化を図る。 - 特許庁 - To provide a semiconductor device having a multi-valued memory having a small memory array area.
メモリアレイ面積の小さい多値メモリを含む半導体装置を提供する。 - 特許庁 - This semiconductor memory device comprises a memory cell array constituted of a first memory cell block and a second memory cell block.
本発明による半導体メモリ装置は、第１メモリセルブロックと第２メモリセルブロックで構成されるメモリセルアレイを含む。 - 特許庁 - In a semiconductor memory device having plural memory cell blocks (BLK0-BLK3), each of the memory cell blocks is provided with a regular memory cell array 1, a redundant memory cell array 2 and a column decoder 8.
複数のメモリセルブロック（ＢＬＫ０〜ＢＬＫ３）を有する半導体メモリ装置であって、各メモリセルブロックはレギュラーメモリセルアレイ１と、冗長メモリセルアレイ２と、カラムデコーダ８とを有する。 - 特許庁 - To provide a MRAM array having magnetic environment being uniform for all memory cells in a array.
アレイ内の全てのメモリセルに対して一様な磁気環境を有するMRAMアレイの提供。 - 特許庁 - CHARGE TRAP MEMORY CELL WITH MULTI-DOPED LAYERS, MEMORY ARRAY USING THE MEMORY CELL AND OPERATING METHOD OF THE SAME
複数層のドーピング層を有する電荷トラップメモリセルとこれを利用したメモリアレイ及びその動作方法 - 特許庁 - NONVOLATILE SEMICONDUCTOR MEMORY DEVICE, NONVOLATILE MEMORY ARRAY, AND METHOD OF MANUFACTURING NONVOLATILE SEMICONDUCTOR MEMORY DEVICE
不揮発性半導体記憶装置、不揮発性メモリアレイ、および不揮発性半導体記憶装置の製造方法 - 特許庁 - The semiconductor memory is provided with a memory cell array 11 having a plurality of memory cells MC.
たとえば、この半導体記憶装置は、複数のメモリセルＭＣを有するメモリセルアレイ１１を備えている。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
