「Memory Cache」を含む例文一覧(2237)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 44 45 次へ＞- METHOD FOR CONTROLLING CACHE FOR DISK MEMORY
ディスク記憶装置用キャッシュ制御方法 - 特許庁 - To provide methods and apparatus for controlling a cache memory which may include an L1 cache memory, an L2 cache memory and/or further lower level cache memories.
Ｌ１キャッシュメモリ、Ｌ２キャッシュメモリおよび／またはより下位のレベルキャッシュメモリを備え得るキャッシュメモリを制御するための方法ならびに装置を提供する。 - 特許庁 - The cache system 21 includes: a cache line and a cache memory 22 for storing line information thereof.
キャッシュシステム２１は、キャッシュラインとこのライン情報とを格納するキャッシュメモリ２２を含む。 - 特許庁 - To adaptively vary the number of memory banks for an instruction cache of a primary cache memory and the number of memory banks for a data cache.
１次キャッシュメモリにおけるインストラクションキャッシュ用のメモリバンクの数とデータキャッシュ用のメモリバンクの数を適応的に変化させる。 - 特許庁 - The cache memory includes M (M<N) cache memory units and a unit selection decoder for activating one of these cache memory units.
キャッシュメモリは、Ｍ（Ｍ＜Ｎ）個のキャッシュメモリユニットと、このキャッシュメモリユニットのうち一つを活性化させるユニット選択デコーダを含む。 - 特許庁 - The compression engine 30 for a cache memory subsystem has a pointer 502 to a cache tag memory 304 and a cache data memory 310, and an interface 502 coupled to the pointer 502 and capable of coupling to the cache tag memory 304 and cache data memory 310.
キャッシュメモリサブシステムのための圧縮エンジン(308)は、キャッシュタグメモリ(304)及びキャッシュデータメモリ(310)へのポインタ(502)、及び該ポインタ(502)に結合されてキャッシュタグメモリ(304)及びキャッシュデータメモリ(310)と結合することが可能なインタフェイス(502)を有する。 - 特許庁 - When the target block is stored in the cache memory as a result, the cache control circuit reads the block data from the cache memory.
その結果、キャッシュメモリに目的のブロックが格納されている場合には、キャッシュメモリからブロックデータを読み込む。 - 特許庁 - CACHE MEMORY DEVICE AND METHOD THEREOF FOR STORING HIERARCHICAL MEMORY ITEM AND CACHE TAG WITHIN SINGLE CACHE ARRAY STRUCTURE
階層化された記憶項目とキャッシュタグを単一キャッシュアレイ構造に格納するキャッシュメモリ装置及び方法 - 特許庁 - The HDC card 21 is equipped with a disk cache (high-order cache memory) and the HDD drive 22 is equipped with a disk cache 54 (low- order cache memory).
ＨＤＣカード２１は、ディスクキャッシュ（上位のキャッシュメモリ）を備え、ＨＤＤ装置２２は、ディスクキャッシュ５４（下位のキャッシュメモリ）を備える。 - 特許庁 - METHOD AND DEVICE FOR REPLACING CACHE LINE OF CACHE MEMORY
キャッシュメモリにおいてキャッシュラインを置き換えるための方法および装置 - 特許庁 - CACHE MEMORY DEVICE, SEMICONDUCTOR INTEGRATED CIRCUIT, AND CACHE CONTROL METHOD
キャッシュメモリ装置、半導体集積回路およびキャッシュ制御方法 - 特許庁 - METHOD FOR MANAGING CACHE MEMORY, MULTIPLEX FRACTIONIZATION CACHE MEMORY SYSTEM AND MEMORY MEDIUM FOR CONTROLLING THE SYSTEM
キャッシュ・メモリを管理する方法、多重細分性キャッシュ・メモリ・システム、及び該システムを制御するメモリ媒体 - 特許庁 - HARD DISK DRIVE CACHE MEMORY AND PLAYBACK DEVICE
ハードディスクドライブキャッシュメモリ及び再生デバイス - 特許庁 - CACHE MEMORY AND ITS FAULT DETECTION METHOD
キャッシュメモリ及びその障害検出方法 - 特許庁 - CACHE MEMORY BACKUP DEVICE, METHOD AND PROGRAM
キャッシュメモリバックアップ装置、方法およびプログラム - 特許庁 - CACHE MEMORY CONTROLLER AND COMPUTER SYSTEM
キャッシュメモリ制御装置および計算機システム - 特許庁 - VIRTUAL NON-COMPRESSION CACHE FOR COMPRESSION MAIN MEMORY
圧縮メイン・メモリの仮想非圧縮キャッシュ - 特許庁 - CACHE MEMORY DEVICE AND METHOD OF CONTROLLING THE SAME
キャッシュメモリ装置及びその制御方法 - 特許庁 - Decorator to cache fetched data in memory
取得したデータをメモリにキャッシュするデコレータ。 - PEAR - ARRANGEMENT OF CACHE MEMORY IN DISK CONTROLLER
ディスク制御装置のキャッシュメモリ配置構成 - 特許庁 - CACHE MEMORY DEVICE AND MANAGEMENT METHOD FOR THE SAME
キャッシュメモリ装置およびその管理方法 - 特許庁 - CACHE MEMORY SYSTEM AND OPERATION METHOD CAPABLE OF CONTROLLING NUMBER OF BLOCKS STORED IN CACHE MEMORY
キャッシュメモリに保存されるブロック数を制御できるキャッシュメモリシステム及び動作方法 - 特許庁 - METHOD FOR REFERRING DATA IN HIERARCHICAL CACHE MEMORY AND DATA PROCESSOR INCLUDING HIERARCHICAL CACHE MEMORY
階層キャッシュメモリのデータ参照方法、および、階層キャッシュメモリを含むデータ処理装置 - 特許庁 - To obtain a cache memory circuit having an independent read bus and write bus regarding a cache memory circuit etc., used to provide short term, high speed storage for instruction words or data words.
独立したリードバスおよびライトバスを有するキャッシュメモリ回路を得る。 - 特許庁 - The data of the cache memory 1071 are duplicated to another cache memory (for example, 1072).
キャッシュメモリ１０７１のデータは、他のキャッシュメモリ（例えば、１０７２）に複製されている。 - 特許庁 - To start the use as a built-in memory, when using a cache memory as the built-in memory, without performing a cache memory operation.
キャッシュメモリを内蔵メモリとして使用する場合に、キャッシュメモリ動作を実行せずに内蔵メモリとして使用開始する。 - 特許庁 - To efficiently write back data into a main memory from a cache memory.
キャッシュメモリからメインメモリへ効率的にデータを書き戻す。 - 特許庁 - The associative memory receives input data from the cache memory.
連想メモリは、キャッシュ・メモリから入力データを受信する。 - 特許庁 - STORAGE SYSTEM WITH VOLATILE CACHE MEMORY AND NONVOLATILE MEMORY
揮発性キャッシュメモリと不揮発性メモリとを備えたストレージシステム - 特許庁 - SEMICONDUCTOR MEMORY DEVICE AND CACHE MEMORY SYSTEM USING THE SAME
半導体記憶装置およびそれを用いたキャッシュメモリシステム - 特許庁 - To reduce unwanted reading to a cache memory from a main memory.
メインメモリからキャッシュメモリへの不要な読込みを削減する。 - 特許庁 - In the cache memory device, a cache memory controlling part 2 for controlling a cache memory 1 stores a plurality of fetch request information data generating cache misses in the same memory block in respective entries of a miss information storing table 21.
キャッシュメモリ１を制御するキャッシュメモリ制御部２は、ミス情報保持テーブル２１の各エントリに、キャッシュミスとなった同一メモリブロックへのフェッチ要求情報を複数保持している。 - 特許庁 - SYSTEM AND METHOD FOR CANCELING UPDATE OF CACHE MEMORY
キャッシュメモリの更新キャンセルシステム及び方法 - 特許庁 - DATA PROCESSOR INCLUDING CACHE MEMORY CONTROL SECTION
キャッシュメモリ制御部を備えるデータ処理装置 - 特許庁 - MEMORY SYSTEM FOR KEEPING CACHE LINE CLEAN
キャッシュラインをクリーンな状態に保つメモリシステム - 特許庁 - IMAGE DISPLAY DEVICE HAVING IMAGE CACHE MEMORY
画像キャッシュメモリを有する画像表示装置 - 特許庁 - CACHE MEMORY CONTROL METHOD AND MULTIPROCESSOR SYSTEM
キャッシュメモリ制御方法及びマルチプロセッサシステム - 特許庁 - The CPU node may include a cache memory.
ＣＰＵノードはキャッシュメモリを含むことがある。 - 特許庁 - IN-NON CACHE AREA HIGH SPEED MEMORY ACCESS METHOD
ノンキャッシュ領域内高速メモリアクセス方法 - 特許庁 - WAY PREDICTIVE CACHE MEMORY AND ACCESS METHOD THEREFOR
ウェイ予測型キャッシュメモリとそのアクセス方法 - 特許庁 - DATA MANAGING METHOD FOR I/O CACHE MEMORY
Ｉ／Ｏキャッシュ・メモリにおけるデータ管理方法 - 特許庁 - MEMORY BUS ACCESS CONTROL SYSTEM AFTER CACHE MISS
キャッシュミスした後のメモリバスアクセス制御方式 - 特許庁 - A cache memory has the mechanism which manages cache line substitution.
キャッシュ・ライン置換を管理する機構を有するキャッシュ・メモリが開示される。 - 特許庁 - Cache memories are provided by dividing into the cache memory 24a for angle synchronization processing and the cache memory 24t for time synchronization processing.
キャッシュメモリを角度同期処理用キャッシュメモリ２４ａと時間同期処理用キャッシュメモリ２４ｔとに分割して設ける。 - 特許庁 - This semiconductor integrated circuit device is provided with a cache BIST controller 204 for performing the function test of a cache memory including a function test unique to a cache memory, and for diagnosing the defective part of the cache memory 202.
キャッシュメモリ固有の機能テストを含めたキャッシュメモリの機能テストを実行しキャッシュメモリ２０２の不良個所を診断するキャッシュＢＩＳＴコントローラ２０４を設ける。 - 特許庁 - The decompressed data stored in the cache memory 100 is transferred to the main memory 300 by a cache memory controller 150.
キャッシュメモリ１００に格納された伸長データは、キャッシュメモリコントローラ１５０によりメインメモリ３００に移動される。 - 特許庁 - Also, the cache memory 2 is provided with a line index memory 101 for specifying the cache line.
また、キャッシュメモリ２は、前記キャッシュラインを特定するためのラインインデックスメモリ１０１を備える。 - 特許庁 - To obtain a cache memory device which has good efficiency of use.
使用効率の良いキャッシュメモリ装置を得る。 - 特許庁 - DISK ARRAY DEVICE AND CACHE MEMORY CONTROL METHOD
ディスクアレイ装置およびキャッシュメモリ制御方法 - 特許庁 - SUPERSCALAR PROCESSOR AND CACHE MEMORY ACCESSING METHOD
スーパースカラープロセッサ及びキャッシュメモリのアクセス方法 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- 大規模オープンソース日英対訳コーパス
- この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。
- PEAR
- Copyright © 2001 - 2008 by the PEAR Documentation Group.
This material may be distributed only subject to the terms and conditions set forth in the Open Publication License, v1.0 or later (the latest version is presently available at http://www.opencontent.org/openpub/ ).
