「Memory Cache」を含む例文一覧(2237)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 44 45 次へ＞- CACHE MEMORY DEVICE AND COMPUTER READABLE RECORDING MEDIUM RECORDING CACHE MEMORY CONTROL PROGRAM
キャッシュメモリ装置およびキャッシュメモリ制御プログラムを記録したコンピュータ読み取り可能な記録媒体 - 特許庁 - CACHE MEMORY MANAGING METHOD FOR DISK ARRAY SYSTEM
ディスクアレイ装置におけるキャッシュメモリ管理方法 - 特許庁 - DEVICE AND METHOD FOR CONTROLLING CACHE MEMORY
キャッシュメモリ制御装置及びその制御方法 - 特許庁 - HIT JUDGEMENT CONTROL METHOD FOR SHARED CACHE MEMORY, AND HIT JUDGEMENT CONTROL SYSTEM FOR SHARED CACHE MEMORY
共有キャッシュメモリのヒット判定制御方法及び共有キャッシュメモリのヒット判定制御方式 - 特許庁 - CACHE MEMORY DEVICE, INTEGRATED CIRCUIT USING IT, AND CACHE MEMORY METHOD AND PROGRAM FOR DATA
キャッシュメモリ装置およびそれを用いる集積回路ならびにデータのキャッシュメモリ方法およびプログラム - 特許庁 - VARIABLE SIZE CACHE MEMORY SUPPORT WITHIN INTEGRATED CIRCUIT
集積回路内の可変サイズキャッシュメモリのサポート - 特許庁 - SERVER COMPUTER DEVICE WITH CACHE MEMORY CONTROL FUNCTION
キャッシュメモリー制御機能付きサーバコンピュータ装置 - 特許庁 - When a reading request is transferred, whether or not a cache memory is put into a memory state that the cache memory can cache the reading request is judged (S103).
読み出し要求が転送された際に、キャッシュ・メモリが読み出し要求をキャッシュできる記憶状態にあるか否かを判断する（Ｓ１０３）。 - 特許庁 - The number of the cache hit times of a data cache memory is stored in a register 390.
データキャッシュメモリのキャッシュヒット回数を、レジスタ３９０に格納していく。 - 特許庁 - When all the instructions of the program module are cached in a cache memory, the instructions are cached from the cache line L0 to cache line Lw of the cache memory.
プログラムモジュールの全命令をキャッシュメモリにキャッシュすると、該キャッシュメモリのキャッシュラインＬ０からキャッシュラインＬｗにかけてキャッシュされるものとする。 - 特許庁 - The cache access mode switchover signal S10 is inputted into the cache memory 50.
キャッシュアクセスモード切替信号Ｓ１０は、キャッシュメモリ５０に入力される。 - 特許庁 - A write control part 21 controls a cache memory part 23 so that cache domain in the cache memory 23 is assigned dynamically.
ライト制御部２１は、キャッシュメモリ部２３におけるキャッシュ領域を動的に割り当てるようにキャッシュメモリ部２３を制御する。 - 特許庁 - INPUT/OUTPUT CACHE MEMORY AND ITS CONTROL METHOD
入出力キャッシュメモリ及びその制御方法 - 特許庁 - METHOD FOR CONTROLLING CACHE MEMORY AND STORAGE SUB- SYSTEM
キャッシュメモリの制御方法および記憶サブシステム - 特許庁 - The result is stored in the cache memory 15.
その確認結果はキャッシュメモリ１５に保存する。 - 特許庁 - CACHE MEMORY CONTROL METHOD AND PROGRAM PROCESSING METHOD
キャッシュメモリ制御方法及びプログラム処理方法 - 特許庁 - CACHE MEMORY CONTROL CIRCUIT AND INFORMATION PROCESSOR
キャッシュメモリ制御回路および情報処理装置 - 特許庁 - CACHE SYSTEM WITH LIMITED NUMBER OF ACCESSES TO TAG MEMORY
タグメモリのアクセス回数を制限したキャッシュシステム - 特許庁 - DATA MANAGING METHOD FOR ASYNCHRONOUS I/O CACHE MEMORY
非同期Ｉ／Ｏキャッシュメモリ内のデ—タ管理方法 - 特許庁 - CACHE MEMORY TEST SYSTEM, TEST METHOD AND TEST PROGRAM
キャッシュメモリ試験システム、試験方法、試験プログラム - 特許庁 - The memory system with clusters selects a cache memory device of the memory system nodes or uses the plurality of the cache memory devices based on the attributes.
クラスタ構成記憶システムは属性に基づいて、記憶システムノードのキャッシュメモリを選択、あるいは複数のキャッシュメモリを使用する。 - 特許庁 - MEMORY SYSTEM FOR USING CACHE MEMORY, ITS METHOD, AND ITS PROGRAM
キャッシュメモリを利用するためのメモリシステム、その方法及びそのプログラム - 特許庁 - The cache control section 22 writes the data in the cache A for LAN of the data cache memory 14 into a main storage section 12.
キャッシュ制御部２２はデータキャッシュメモリ１４のＬＡＮ用キャッシュＡのデータを主記憶部１２に書き込む。 - 特許庁 - An initial registration cache 32, a primary cache 33, and a secondary cache 34 are allocated in the higher order than a memory 2.
メモリ２の上位に初期登録キャッシュ３２、１次キャッシュ３３および２次キャッシュ３４を配置する。 - 特許庁 - CACHE MEMORY SYSTEM, SEMICONDUCTOR MEMORY, NON-VOLATILE SEMICONDUCTOR MEMORY, SEMICONDUCTOR MEMORY SYSTEM, AND MEMORY VERIFY-CIRCUIT
キャッシュメモリシステム、半導体記憶装置、不揮発性半導体記憶装置、半導体記憶システムおよびメモリベリファイ回路 - 特許庁 - To enhance a hit rate of a cache memory in a decoder for a variable length, such as an MH code that uses the cache memory by efficiently storing data to the cache memory.
キャッシュメモリを用いたＭＨ符号などの可変長符号の復号装置で、キャッシュメモリに効率よくデータを格納し、ヒット率の向上を図る。 - 特許庁 - The allocation of an access address to a cache memory is performed with standard memory capacity as a target in the cache controlling method controlling a cache memory.
キャッシュメモリを制御するキャッシュ制御方法において、キャッシュメモリに対するアクセスアドレスの割り振りを、標準メモリ容量をターゲットとして行う。 - 特許庁 - A cache memory backup device 50 includes: a volatile cache memory 54; a nonvolatile memory 54 for evacuating the data stored in the cache memory, having capacity not less than the cache memory; and a capacitor 51 supplying power to the cache memory and the nonvolatile memory when the supply of the power from the main power supply to the cache memory stops.
キャッシュメモリバックアップ装置は、揮発性のキャッシュメモリと、キャッシュメモリと同一又はそれ以上の容量を有し、キャッシュメモリに格納されたデータを退避するための不揮発性メモリと、キャッシュメモリに対する主電源からの電力の供給が停止した場合にキャッシュメモリ及び不揮発性メモリに電力を供給するキャパシタとを備える。 - 特許庁 - A cache tag buffer 270 for storing a part of the cache tag memory 26 is prepared.
キャッシュタグメモリ２６０の一部を格納するキャッシュタグバッファ２７０を用意する。 - 特許庁 - To provide a cache memory controller capable of restoring a cache memory to a pre-reset state in an extremely short time even when the cache memory is reset during data supply processing when a cache mistake is generated.
キャッシュミス時のデータ補給処理時にリセットがかかってもキャッシュメモリをリセット前の状態に極力短時間で復旧することができるキャッシュメモリ制御装置を提供する。 - 特許庁 - This information processor has: a first processor core 10; the cache memory 13; a cache controller 11 controlling access to the cache memory; and a selector 12 connecting the cache memory to the controller 11 or a bus 40.
第１のプロセッサコア１０と、キャッシュメモリ１３と、キャッシュメモリへのアクセスを制御するキャッシュコントローラ１１と、キャッシュメモリをコントローラ１１又はバス４０に接続するセレクタ１２とを備える。 - 特許庁 - INFORMATION PROCESSING DEVICE AND CACHE MEMORY CONTROL METHOD
情報処理装置およびキャッシュメモリ制御方法 - 特許庁 - CACHE MEMORY CONTROLLER AND CONTROL METHOD
キャッシュメモリ制御装置およびキャッシュメモリ制御方法 - 特許庁 - To provide a cache memory system and an operation method which control the number of blocks stored in a cache memory.
キャッシュメモリに保存されるブロック数を制御できるキャッシュメモリシステム及び動作方法を提供する。 - 特許庁 - To solve the problem that data in a cache memory can not be completely protected from replacement in a conventional cache memory replacement system.
従来のキャッシュメモリリプレース方式では、キャッシュメモリにあるデータを完全にリプレースから保護できない。 - 特許庁 - To provide a high-speed cache memory controller with less physical quantities, and also to provide a cache memory control method.
高速で物量の小さいキャッシュメモリ制御装置およびキャッシュメモリ制御方法を提供すること。 - 特許庁 - OPERAND CACHE MEMORY ACCESS SYSTEM AND ITS ACCESS METHOD
オペランドキャッシュメモリアクセス装置及びそのアクセス方法 - 特許庁 - To provide a cache memory device which allows improvement in availability of pixel data stored in a cache memory.
キャッシュメモリに記憶されたピクセルデータの利用率向上を可能とするキャッシュメモリ装置を提供する。 - 特許庁 - DIGITAL DATA PROCESSING SYSTEM, INTEGRATED CIRCUIT CACHE MEMORY DEVICE USED FOR THE SAME, AND OPERATION METHOD FOR CACHE MEMORY
デジタルデータ処理システム、それに使用される集積回路キャッシュメモリ装置およびキャッシュメモリの動作方法 - 特許庁 - CACHE MEMORY SYSTEM, DATA PROCESSING APPARATUS, AND STORAGE APPARATUS
キャッシュメモリシステム、データ処理装置および記憶装置 - 特許庁 - METHOD AND DEVICE FOR CONTROLLING CACHE MEMORY
キャッシュメモリ制御方法及びキャッシュメモリ制御装置 - 特許庁 - CIRCUIT AND METHOD FOR CONTROLLING CACHE MEMORY
キャッシュ・メモリを制御するための回路および方法 - 特許庁 - STORAGE CONTROLLER, AND CONTROL METHOD FOR CACHE MEMORY
記憶制御装置およびキャッシュメモリの制御方法 - 特許庁 - To provide a cache system and a caching method for storing a file data by dividing a cache memory into memory blocks.
キャッシュメモリをメモリブロックに分けてファイルのデータを保存するキャッシュ方法及びキャッシュシステムを提供する。 - 特許庁 - The memory system includes a nonvolatile memory, a cache memory, a control circuit and an information processor.
不揮発性メモリ、キャッシュメモリ、制御回路、情報処理装置を含むメモリシステムを構成する。 - 特許庁 - To provide a cache memory system for improving data integrity, a cache hit ratio, and a flash efficiency, and to provide a method for controlling a cache memory.
データ保全性とキャッシュヒット率、及びフラッシュ効率を向上させるキャッシュメモリシステム、及びキャッシュメモリの制御方法を提供する。 - 特許庁 - A cache failure judgement means e1 judges cache failure at the access to a cache memory 3 divided into a plurality of cache entries.
キャッシュミス判定手段ｅ１は、複数のキャッシュエントリに分割されたキャッシュメモリ３に対するアクセス時にキャッシュミスの判定を行う。 - 特許庁 - A cache system of an embodiment of the invention includes: a volatile cache memory; a nonvolatile cache memory with the same capacity as that of the volatile cache memory; an address decoder designating the same line for the volatile cache memory and the nonvolatile cache memory; and a save region for storing data inputted from the volatile cache memory and outputting the stored data to the volatile cache memory.
本発明の実施形態によるキャッシュシステムは、揮発性キャッシュメモリーと、前記揮発性キャッシュメモリーと同容量の不揮発性キャッシュメモリーと、前記揮発性キャッシュメモリーと前記不揮発性キャッシュメモリーとに対して同じラインを指定するアドレスデコーダと、前記揮発性キャッシュメモリーから入力されるデータを記憶し、記憶したデータを前記揮発性キャッシュメモリーへ出力する退避領域とを有することを特徴とする。 - 特許庁 - To provide a cache memory device easily increasing the capacity of a cache.
簡単にキャッシュの大容量化を図ることができるキャッシュメモリ装置を提供する。 - 特許庁 - To restrain memory capacity required to cache and also shorten a time required to cache.
キャッシュに必要なメモリ容量を抑え、かつキャッシュに必要な時間を短縮する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
