「Memory Cache」を含む例文一覧(2237)

＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 44 45 次へ＞
  • The cache logic is configured to request a memory line in response to a cache mistake.
    キャッシュロジックは、キャッシュミスに応答してメモリラインを要求するよう構成される。 - 特許庁
  • The cache controller is composed so as to receive a memory request to be adapted to the cache memory or the main memory.
    前記キャッシュメモリか又は前記メインメモリに適合されることとなるメモリリクエストを、受け取るよう前記キャッシュコントローラが構成される。 - 特許庁
  • This cache memory device 200 stores registration information of a first-level cache control part 220 in a second-level cache tag.
    キャッシュメモリ装置２００は、第２レベルキャッシュタグに第１レベルキャッシュ制御部２２０の登録情報を記憶させる。 - 特許庁
  • When a master receives a memory access request, access to a first cache directory in an upper level cache of a cache hierarchy is carried out.
    メモリ・アクセス・リクエストをマスタが受けると、キャッシュ階層の上位レベル・キャッシュの第１キャッシュ・ディレクトリをアクセスする。 - 特許庁
  • CACHE COHERENCY CONTROLLER, SECONDARY CACHE MEMORY, CENTRAL PROCESSOR, MULTIPROCESSING SYSTEM, PROCESSOR NODE, AND CACHE COHERENCY CONTROL METHOD
    キャッシュコヒーレンシ制御装置、２次キャッシュメモリ、中央処理装置、マルチプロセッサシステム、プロセッサノード、キャッシュコヒーレンシ制御方法 - 特許庁
  • CACHE MEMORY PROGRAM RESIDENT IN EXTERNAL RECORDING MEDIUM
    外部記録媒体に常駐されたキャッシュメモリプログラム - 特許庁
  • To increase processing speed in a cache memory.
    キャッシュメモリにおける処理速度の向上を図ること。 - 特許庁
  • CACHE MEMORY CIRCUIT AND CONTROLLING METHOD USED FOR THE SAME
    キャッシュメモリ回路及びそれに用いる制御方法 - 特許庁
  • The data passes the cache memory in the data transfer part.
    データは、データ転送部内のキャッシュ・メモリを通過する。 - 特許庁
  • A cache load instruction is made usable for loading data located in the address of a main memory to the cache memory and the cache load instruction is used in fetching data estimated to be used from the address of the main memory to the cache memory.
    メインメモリのアドレスにあるデータをキャッシュメモリにロードさせるためのキャッシュロード命令が使えるようにし、このキャッシュロード命令により、使用が予想されるデータをメインメモリのアドレスからキャッシュメモリに取り込めるようにする。 - 特許庁
  • METHOD AND DEVICE FOR CONTROLLING CACHE MEMORY
    キャッシュ・メモリ制御方法及びキャッシュ・メモリ制御装置 - 特許庁
  • DEVICE AND METHOD FOR CONTROLLING CACHE MEMORY
    キャッシュメモリ制御装置およびキャッシュメモリ制御方法 - 特許庁
  • INTEGRATED CIRCUIT DEVICE AND METHOD FOR CONTROLLING CACHE MEMORY
    集積回路装置およびキャッシュメモリの制御方法 - 特許庁
  • CACHE MEMORY CONTROL METHOD FOR EXTERNAL STORAGE DEVICE CONTROLLER
    外部記憶装置コントローラのキャッシュメモリ制御方法 - 特許庁
  • CACHE MEMORY DEVICE AND DATA PROCESSOR PROVIDED WITH THE SAME
    キャッシュメモリ装置およびそれを含むデータ処理装置 - 特許庁
  • cachesize A suggested maximum size (in bytes) of the memory cache.
    cachesize想定されるメモリキャッシュの最大サイズ (バイト単位)。 - JM
  • Data pass through the cache memory inside the data transfer part.
    データは、データ転送部内のキャッシュ・メモリを通過する。 - 特許庁
  • When a memory processing request is issued from a processor 10, a cache control circuit 280 retrieves both of the cache tag memory 260 and the cache tag buffer 270, and in the case that a target cache block is present in the cache tag buffer 270, a cache data memory 250 is accessed by using the information of the cache block without waiting for the retrieved result of the cache tag memory 260.
    キャッシュ制御回路２８０は、プロセッサ１０からメモリ処理要求が発行された際に、キャッシュタグメモリ２６０とキャッシュタグバッファ２７０の両方を検索し、キャッシュタグバッファ２７０に目的のキャッシュブロックが存在する場合、キャッシュタグメモリ２６０の検索結果を待たずに、該キャッシュブロックの情報を使用してキャッシュデータメモリ２５０をアクセスする。 - 特許庁
  • A cache memory 2 comprises a plurality of ways including a plurality of cache lines having a tag memory 103, a first dirty bit memory 106, an effective bit memory 107, and a data memory 105.
    キャッシュメモリ２はタグメモリ１０３と、第１のダーティビットメモリ１０６と、有効ビットメモリ１０７と、データメモリ１０５と、を含む複数のキャッシュラインを有する複数のウエイを備える。 - 特許庁
  • To provide a cache memory control circuit, capable of operating a cache memory, in an access mode in which the cache memory operates with as low power consumption as possible, while keeping the cache hit performance equivalent to that in a normal access mode.
    通常アクセスモードと同等のキャッシュヒット性能を持ちつつ、可能な限りの低消費電力で動作するアクセスモードでキャッシュメモリを動作させることができるキャッシュメモリ制御回路を提供する。 - 特許庁
  • To reduce capacity of a RAM for a write cache memory, in a semiconductor storage device mounted with a main flash memory, an alternative flash memory, and the write cache memory.
    メインフラッシュメモリと交替フラッシュメモリとライトキャッシュメモリとを搭載する半導体記憶装置において、ライトキャッシュメモリ用のＲＡＭを削減する。 - 特許庁
  • To improve use efficiency of a cache memory and latency of access to an external memory.
    キャッシュメモリの利用効率及び外部メモリへのアクセスレイテンシを改善する。 - 特許庁
  • MEMORY CONTROLLER, CACHE DEVICE, SYSTEM AND METHOD FOR MEMORY CONTROL, AND RECORDING MEDIUM
    メモリ制御装置、キャッシュ装置、メモリ制御システムおよび方法、記録媒体 - 特許庁
  • When a CPU 10 starts memory access and a cache memory 40 is free, a memory control circuit 50 specifies a cache line of the cache memory 40 to be inspected and takes the data of the specified cache line out of the cache memory 40 to perform inspection.
    ＣＰＵ１０によってメモリアクセスが開始され、キャッシュメモリ４０が空き状態にあるとき、メモリ制御回路５０により、キャッシュメモリ４０の検査すべきキャッシュラインを指定するとともに、指定したキャッシュラインのデータをキャッシュメモリ４０から取り出して検査を行うようにする。 - 特許庁
  • STORAGE DEVICE IN SET ASSOCIATIVE SYSTEM AND CACHE MEMORY DEVICE
    セットアソシアティブ方式の記憶装置及びキャッシュメモリ装置 - 特許庁
  • METHOD AND PROGRAM FOR CONTROLLING ARP CACHE MEMORY
    ＡＲＰキャッシュメモリの制御方法および制御プログラム - 特許庁
  • HIT RATE MEASURING CIRCUIT FOR CACHE MEMORY, PROCESSOR, AND METHOD
    キャッシュメモリのヒット率測定回路、プロセッサ及び方法 - 特許庁
  • INFORMATION PROCESSING SYSTEM AND METHOD FOR MANAGING DATA IN CACHE MEMORY
    キャッシュメモリのデータ管理方法、及び情報処理装置 - 特許庁
  • To control a cache memory by a simple method.
    簡易な手法でキャッシュメモリを制御できるようにする。 - 特許庁
  • DISK UNIT, AND CACHE MEMORY CONTROL METHOD THEREFOR
    ディスク装置及びディスク装置のキャッシュメモリ制御方法 - 特許庁
  • To hold consistency between an instruction/data cache and a main memory.
    命令／データ・キャッシュとメイン・メモリ間の整合性を保つ。 - 特許庁
  • The semiconductor memory 100, which is a cache DRAM, is provided with a main memory (a DRAM) 10, a cache memory (a SRAM) 11 and a control circuit 25 which controls cache operations.
    キャッシュＤＲＡＭである半導体記憶装置１００は、メインメモリ（ＤＲＡＭ）１０と、キャッシュメモリ（ＳＲＡＭ）１１と、キャッシュ動作を制御するための制御回路２５とを備える。 - 特許庁
  • DISK DEVICE AND CACHE MEMORY CONTROL METHOD FOR DISK DEVICE
    ディスク装置およびディスク装置のキャッシュメモリ制御方法 - 特許庁
  • To improve the hitting percentage of a cache memory and improve the performance of a system by fetching to the cache memory data previously estimated to access the cache memory.
    キャッシュメモリにアクセスされるデータを予め予想してキャッシュメモリに取り込んでおくことにより、キャッシュメモリのヒット率を向上させ、システムのパフォーマンスを向上させる。 - 特許庁
  • STORAGE SYSTEM, AND CACHE MEMORY CONTROL METHOD FOR STORAGE SYSTEM
    ストレージシステムおよびストレージシステムのキャッシュメモリ制御方法 - 特許庁
  • SHARED CACHE MEMORY AND DATA TRANSFER METHOD AMONG CACHES
    共有キャッシュメモリとそのキャッシュ間のデータ転送方法 - 特許庁
  • To provide an integrated type cache memory that can concurrently execute a fetch instruction and data access, which are used to be implemented only by using a separated type cache memory, and a processor that can realize use of both integrated and separated type cache memory devices.
    本発明の課題は、従来分離型でのみ可能であった命令フェッチとデータアクセスの同時実行を統合型キャッシュメモリで達成することである。 - 特許庁
  • A data transfer section is provided having a cache memory.
    キャッシュ・メモリを有するデータ転送部が設けられている。 - 特許庁
  • To enhance hit rate of a cache memory and improve processing speed.
    キャッシュメモリのヒット率を高めて処理速度を高める。 - 特許庁
  • The default value is 1. cachesize is the suggested maximum size, in bytes, of the memory cache.
    cachesizeメモリキャッシュの最大値 (バイト単位) の参考値。 - JM
  • FLASH CONTROL CIRCUIT FOR CACHE MEMORY AND ITS CONTROL METHOD
    キャッシュメモリのフラッシュ制御回路及びその制御方法 - 特許庁
  • An L1 cache 18 receives an instruction from an external memory.
    Ｌ１キャッシュ１８は外部メモリから命令を受け取る。 - 特許庁
  • A portion of the memory can be used for cache.
    メモリーの一部をキャッシュとして利用することができる - 研究社 英和コンピューター用語辞典
  • CACHE MEMORY DIVIDED MANAGEMENT METHOD IN DISK ARRAY DEVICE
    ディスクアレイ装置におけるキャッシュメモリ分割管理方式 - 特許庁
  • CACHE MEMORY CONTROLLER, AND GAME DEVICE USING THE SAME
    キャッシュメモリ制御装置及びそれを利用したゲーム装置 - 特許庁
  • This method prevents efficiency of the cache memory from being deteriorated since reproduction of update data is no conducted on the cache memory.
    キャッシュメモリ上で更新データの複製を作成しないため、キャッシュメモリの利用効率の低下を回避できる。 - 特許庁
  • To reduce circuit scale of a cache memory system having an associative memory device and a cache RAM block.
    連想記憶装置（ＣＡＭ）２４とキャッシュＲＡＭブロック２８をもつキャッシュメモリシステム２２の回路規模を小さくする。 - 特許庁
  • The line size of the primary cache memory 1 is larger than the line size of a secondary cache memory 2.
    また、１次キャッシュメモリ１のラインサイズは、２次キャッシュメモリ２のラインサイズよりも大きくなるように構成されている。 - 特許庁
  • To dispense with initialization processing of a cache memory to immediately start read transfer or write transfer to the cache memory.
    キャッシュメモリの初期化処理を不要とし、即座にキャッシュメモリへのリード転送又はライト転送を開始可能とする。 - 特許庁
  • BANK CONTROL CIRCUIT AND CACHE MEMORY DEVICE AND METHOD FOR DESIGNING CACHE MEMORY DEVICE AND METHOD FOR DESIGNING MICROPROCESSOR
    バンク制御回路及びキャッシュメモリ装置、並びにキャッシュメモリ装置の設計方法及びマイクロプロセッサの設計方法 - 特許庁
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 44 45 次へ＞

例文データの著作権について