「Serial-Parallel」を含む例文一覧(1300)
＜前へ 1 2 .... 16 17 18 19 20 21 22 23 24 25 26 次へ＞- To provide a lighting device capable of making the tube current flowing in all discharge tubes nearly constant with a circuit of simple structure when two-tube serial light source connecting in series two discharge tubes are connected in parallel a plurality of pieces.
２本の放電管が直列に接続された２管直列光源を複数並列に接続した場合に、簡単な構成の回路で全ての放電管に流れる管電流をほぼ一定にすることができる照明装置を提供する。 - 特許庁 - To provide a phase adjustment circuit and a phase adjusting method which convert a serial input signal into an X.n-bit parallel signal and can subsequently perform phase adjustment in the phase adjustment circuit performing phase adjustment of an n-bit (bit) unit.
本発明は、ｎビット（bit ）単位の位相調整を行う位相調整回路において、シリアル入力信号をＸ・ｎビットのパラレル信号に変換後に位相調整可能な位相調整回路およびその位相調整方法に関する。 - 特許庁 - Primary side coils are mutually connected in parallel between 1st and 2nd voltage transformation parts having respectively individual magnetic circuits, secondary side coils are mutually connected in series, and the serial connection part is grounded to extract single-phase power.
互いに別個の磁気回路を有する第１、第２の変圧部間で、１次側コイルは互いを並列接続し、２次側コイルは互いを直列接続するとともに該直列接続部を接地し単相電力を取り出せる構成とする。 - 特許庁 - Thus, each of the inspection patterns (Pb1), (Pb2), and (Pb3) is electrically connected to an image signal line supplying mutually different image signal out of a plurality of image signals obtained by serial-to-parallel conversion of image signals.
したがって、検査パターン（Ｐｂ１）、（Ｐｂ２）及び（Ｐｂ３）は、画像信号がシリアル−パラレル変換されてなる複数の画像信号のうち相互に異なる画像信号を供給する画像信号線に各々電気的に接続されている。 - 特許庁 - To provide a high speed photoelectric conversion circuit, a parallel-serial converter, and an optical signal processor, of which the process speeds are not limited by the response speed of a photoelectric conversion element or a photoconductive switch.
光電変換回路及びそれを用いた光信号処理装置に関し、光電変換素子や光伝導スイッチの応答速度に律速されない高速の光電変換回路、パラレルシリアル変換装置、光信号処理装置を実現する。 - 特許庁 - To enhance the safety of a parallel/serial conversion connector with protection covers by, for example, preventing a semiconductor from electro-static breakdown, enhancing the strength of a connector fitting part, and preventing dropping of scraps of solder or the like.
本発明は、保護カバー付パラレル・シリアル変換コネクタに関し、例えば、半導体を静電気破壊から防止し、コネクタ嵌合部分の強度を補強して、半田クズ等の落下を防止して安全性を高めることが課題である。 - 特許庁 - A link processing sequencer 110 receives the instruction of link processing start from a diagnostic processor 30 and generates a 'link processing start' particular code, and a selector 611 transmits the code to an XSW via an encoder 612 and a parallel/serial conversion circuit 613.
リンク処理シーケンサ１１０は、診断プロセッサ３０からリンク処理開始の指示を受け、「リンク処理開始」特殊コードを生成し、セレクタ６１１からエンコーダ６１２とパラレル→シリアル変換回路６１３を介してＸＳＷに送信する。 - 特許庁 - An optoelectric conversion section 21 receives a transmission multiplex signal and converts an optical signal of the transmission multiplex signal into an electric signal, and a deserializer section 22 converts the electric signal into parallel data and extracts and recovers a clock signal synchronously with serial data.
光／電気変換部２１に入力された送信多重信号は光信号から電気信号に変換され、デシリアライザ部２２でパラレルデータに変換されるとともに、シリアルデータに同期したクロック信号が抽出されて再生される。 - 特許庁 - A PCI-PCI bridge 300 has two controllers of a P-PCI bridge 300a and an S-PCI bridge 300b for connecting a PCI bus 2 and a PCI bus 3 of parallel transmission lines through a serial transmission line.
ＰＣＩ−ＰＣＩブリッジ３００は、パラレル伝送路であるＰＣＩバス２とＰＣＩバス３とをシリアル伝送路で接続するために、Ｐ−ＰＣＩブリッジ３００ａおよびＳ−ＰＣＩブリッジ３００ｂの２つのコントローラを有する。 - 特許庁 - To provide a lighting device capable of detecting total current flowing in all discharge tubes with a circuit of simple structure when two-tube serial light sources connecting in series two discharge tubes are connected in parallel a plurality of pieces.
２本の放電管が直列に接続された２管直列光源を複数並列に接続した場合に、簡単な構成の回路で全ての放電管に流れる合計電流を検出することができる照明装置を提供する。 - 特許庁 - A serial parallel conversion circuit 3 changes a sampling interval of communication data 4 for each bit on the basis of the data shift signal 120 to set a sampling interval in more details than an integer multiple of an operating clock 110 thereby enhancing a maximum baud rate.
このデータシフト信号１２０を元に、直列並列変換回路３による通信データ４のサンプリング間隔をビット毎に切替えて、動作クロック１１０の整数倍より細かなサンプリング間隔を設定し最大ボーレートを向上する。 - 特許庁 - The controller converts a parallel command signal, address signal or write data signal into a first serial signal and outputs the converted signal through an optical transmission line to the storage device as a first optical signal of single wavelength.
コントローラは、並列のコマンド信号、アドレス信号あるいは書き込みデータ信号を第１直列信号に変換し、変換した信号を単一波長の第１光信号として、光伝送路を介して記憶装置に出力する。 - 特許庁 - Each of respective register blocks 1-21 to 1-2n is provided with an S/P converting means and a P/S converting means for converting a serial signal from/to the macro function block 1-1 and a parallel signal to/from each of processing blocks inside an LSI.
各レジスタブロック１−２__1 …１−２_n の各々は、マクロ機能ブロック１−１から／へのシリアル信号と、ＬＳＩ内部の各処理ブロックへ／からのパラレル信号とを変換するＳ／Ｐ変換手段及びＰ／Ｓ変換手段を備える。 - 特許庁 - A receiver 241 receives transmitted signals, demodulates the signals having a different frequency by using Fourier transform, etc., respectively performs inverse spectrum spread of the signals by using the cyclic expansion diffusion code and obtains the transmission signal by performing parallel-serial conversion.
受信装置２４１は、送信された信号を受信し、フーリエ変換などを用いて異なる周波数で復調し、そのそれぞれを巡回拡張拡散符号を用いてスペクトラム逆拡散し、パラレルシリアル変換して伝送信号を得る。 - 特許庁 - To provide a connection mechanism having a wide operating range capable of changing a connection type of a driving force generating device into all of a serial arrangement type, a parallel arrangement type, an oblique arrangement type and a vertical arrangement type.
推進力発生装置の連結型を、直列配置型、並列配置型、斜め配置型、上下配置型の全ての型に変化させることが可能な広い稼動範囲を有する連結機構を提供することを目的とする。 - 特許庁 - The ONU function part 120 is provided with a management interface 123, and a first open/close switch 181 and a second open/close switch 182 are respectively connected between the ONU function part 120 and the serial/parallel conversion part 130.
また、ＯＮＵ機能部１２０に管理用インタフェース１２３が設けられ、ＯＮＵ機能部１２０とシリアル／パラレル変換部１３０との間には第１の開閉スイッチ１８１および第２の開閉スイッチ１８２が設けられている。 - 特許庁 - A parallel serial converter 31 converts a received 2-channel three-dimensional video signal into a 1-channel three-dimensional video signal at an output of a still picture, and an analog/digital converter 33 converts the 1-channel three-dimensional video signal into a digital signal.
静止画像の出力時に、入力された２チャネル３次元映像信号はパラレル−シリアル変換器３１により１チャネルの３次元映像信号に変換され、ＡＤ変換器３３によりデジタル信号に変換される。 - 特許庁 - To realize high-speed bidirectional recording without an output time being elongated more than necessary due to effects of a fixing time in an inkjet recorder of a serial type which carries a plurality of kinds of ink with different characteristics in parallel.
性質の異なる複数種類のインクを並列して搭載したシリアル型のインクジェット記録装置において、定着時間の影響によって必要以上に出力時間を延長させることなく、高速な双方向記録を実現する。 - 特許庁 - To solve such a problem that a whole processing speed decreases since video camera side processing stops according as a remaining battery level is run out, when connecting a battery-driven video camera with a PC via a USB (Universal Serial Bus) and making the PC and the video camera perform the parallel processing of video conversion.
バッテリー駆動しているビデオカメラをＰＣにＵＳＢ接続し、ＰＣとビデオカメラとで映像変換の並列処理を行う際、バッテリー残量がなくなるとビデオカメラ側での処理が停止し全体の処理速度が低下する。 - 特許庁 - A dummy midget lamp lighting circuit 32 consists of a serial connection of a MOS-FET 35 that turns on when controlled and an LED 34, and is connected in parallel to an output end of a smoothing capacitor 12 of a DC-DC converter 8.
疑似豆球点灯回路３２は、制御を受けることでオンとなるＭＯＳ−ＦＥＴ３５とＬＥＤ３４との直列接続からなり、ＤＣ−ＤＣコンバータ８の平滑コンデンサ１２の出力端に並列接続される。 - 特許庁 - A decoder 11 decomposes a received multi-value signal in a plurality of bits into signals in one bit each and shift registers 12-1, 12-2,..., 12-n receiving the 1-bit signal apply serial/parallel conversion to the signal to provide an output.
デコーダ１１は、入力が複数ビットの多値信号を１ビットづつの信号に分解し、それぞれの１ビット信号が入力されたシフトレジスタ１２−１、１２−２、１２−ｎでは、入力信号をシリアル／パラレル変換して出力する。 - 特許庁 - The multiplexing means receives 2-bit even-number and odd-number data output in parallel from the latch of the second pipeline stage, and converts the data into 2-bit serial data, i.e., DDR data, during one clock cycle to output it.
マルチプレクシング手段は、第２パイプライン段のラッチから並列に出力される２ビットの偶数データ及び奇数データを受信して１クロックサイクル間に２ビットの直列データ、すなわちＤＤＲデータに変換して出力する。 - 特許庁 - A reference control circuit 7 detects a peak value from image data resulting from applying serial conversion at an in-line circuit 6 to data read by a plurality of sensor chips 31-34 and receiving parallel processing by A/D converters 51-54 as a background signal.
複数のセンサチップ３_１〜３_４により読取り、Ａ／Ｄ変換器５_１〜５_４までパラレル処理した後、インライン化回路６でシリアルに変換した画像データからピーク値をリファレンスコントロール回路７で地肌信号として検出する。 - 特許庁 - As operation processing of ECC of the upper-order side and operation processing of ECC of the lower-order side are performed in parallel, a time of ECC operation can be finished by a half time of a serial transfer time, and gapless read-out can be performed.
上位側のＥＣＣの演算処理と、下位側のＥＣＣの演算処理とが並行して行われるため、ＥＣＣ演算の時間がシリアル転送の１／２で終了でき、ギャップレス読み出しを行うことが可能である。 - 特許庁 - To provide an OFDM demodulator for an OFDM system, holding a determination time same as that of a parallel type, and having an automatic detection circuit of a transmission mode achieving a circuit size which is nearly equal to that of a serial type.
ＯＦＤＭ方式の復調装置であって、パラレルタイプのものの判定時間を保ちつつ、シリアルタイプのものに近い回路規模を実現した伝送モードの自動判定回路を有するＯＦＤＭ復調装置を提供する。 - 特許庁 - To solve the problem that clamping level is set higher than necessary and the input range of an effective signal of a tailing circuit such as an AD converter is narrowed in a CMOS image sensor or the like for performing parallel processing by a column processing circuit and converting to a serial signal.
カラム処理回路により並列処理し、シリアル信号に変換するＣＭＯＳイメージセンサなどで、クランプレベルが必要以上に高く設定され、ＡＤコンバータなどの後段回路の有効な信号の入力レンジが狭くなる。 - 特許庁 - The repeating apparatus is equipped with: a latch section for temporarily storing the converted parallel data; a judgement section for comparing the received data with following data to be next received and judging whether bits are inverted; and an inversion section for inverting bits of the converted serial data.
変換されたパラレルデータを一時記憶するラッチ部と、受信したデータを次に受信する後続のデータと比較してビット反転するか否かを判断する判断部と、変換されたシリアルデータをビット反転する反転部とを備える。 - 特許庁 - In a data processor 1, a transmission data detecting part 10 detects the position where transmission object data in parallel data exists when STM-64 serial data is converted into parallel data by 16 byte and inputted to the transmission data detecting part 10 and a transmission data extracting part 20 converts transmission data based on the detected position and, then, moves processing data forward in each parallel data block.
データ処理装置１は、ＳＴＭ−６４のシリアルデータが１６バイト毎のパラレルデータに変換されて透過データ検出部１０に入力されると、透過データ検出部１０が、パラレルデータ中の透過処理の対象となる透過データが存在する位置を検出し、透過データ抜き取り部２０が、検出された位置に基づいて透過データを変換した後に各パラレルデータブロック内で処理データの前詰めを行う。 - 特許庁 - A receiver side converts the serial signals whose phase is not adjusted at the transmitter side into parallel channel signals, detects a frame pattern from one of the parallel channel signals so as to detect the channel identifier inserted to the prescribed free bytes of the one channel signal, and rearranges channels among all the parallel channel signals on the basis of the channel identifier without executing phase adjustment.
受信側では、送信側で位相調整されていないシリアル信号をパラレルチャネル信号に変換し、該パラレルチャネル信号の内の一つのチャネル信号からフレームパターンを検出することにより、該一つのチャネル信号の所定空きバイトに挿入されているチャネル識別子を検出し、さらに該チャネル識別子に基づいて全ての該パラレルチャネル信号間のチャネル並び換えを位相調整せずに行う。 - 特許庁 - The thermal head used for the thermal printer includes a plurality of heating resistors arranged like a line, a printing data conversion and supply means converting printing data input as serial data into parallel data and supplying the parallel data to the plurality of heating resistors in batch, and a strobe data distribution means sequentially supplying strobe signals to the plurality of heating resistors for each previously set block, on the basis of strobe data input as the serial data.
サーマルプリンタに用いられるサーマルヘッドであって、ライン状に並ぶ複数の発熱抵抗体と、シリアルデータとして入力される印字データを、パラレルデータに変換して前記複数の発熱抵抗体に対して一括供給する印字データ変換・供給手段と、シリアルデータとして入力されるストローブ用データに基づき、前記複数の発熱抵抗体に対して予め定められたブロック毎にストローブ信号を順次供給するストローブ用データ分配手段と、を備えるサーマルヘッド。 - 特許庁 - A balun circuit comprises LC parallel resonance circuits combining inductors L11, L12 and capacitors C11-C14 at the side of a balanced terminals T2, T3 and at the side of an unbalanced terminal T1 and comprises a pair of LC serial resonance circuits connecting capacitors C15, C16 and inductors L13, L14 in series between the LC parallel resonance circuits.
バラン回路は、平衡端子Ｔ２、Ｔ３側および不平衡端子Ｔ１側に、インダクタＬ１１、Ｌ１２とコンデンサＣ１１〜Ｃ１４を組み合わせたＬＣ並列共振回路を設け、これらＬＣ並列共振回路間にコンデンサＣ１５、Ｃ１６とインダクタＬ１３、Ｌ１４を直列接続した一対のＬＣ直列共振回路を設けた構成とする。 - 特許庁 - The time constant circuit 10 includes: a parallel and serial circuit 16 which is constituted by connecting parallel circuits 131, ... between a resistor element 111 and a capacitive element 121 in series between a first terminal 14 and a second terminal 15; and a resistor element 19 for voltage division connected between a third terminal 17 connected to the second terminal 15 and a fourth terminal 18.
時定数回路１０は、抵抗素子１１１と容量素子１２１との並列回路１３１，…が第一の端子１４と第二の端子１５との間に複数直列に接続されて成る直並列回路１６と、第二の端子１５に接続された第三の端子１７と第四の端子１８との間に接続された分圧用抵抗素子１９と、を備えている。 - 特許庁 - The filter is provided with serial thin film piezoelectric resonators 11 which are connected serially to an input and an output, parallel thin film piezoelectric resonators 12 which are connected in parallel to the input and the output, and a variable voltage circuit 13 capable of varying the applying voltage of either the resonators 11 or the resonators 12.
入出力に対して直列に接続された直列薄膜圧電共振器１１と、入出力に対して並列に接続された並列薄膜圧電共振器１２と、直列薄膜圧電共振器１１及び並列薄膜圧電共振器１２の少なくとも一方の印加電圧を変化させることのできる可変電圧回路１３とを具備する。 - 特許庁 - In the decoding circuit 70 of the display device which performs gradation display by selecting gradation voltages of a plurality of stages according to display signal bits D0 to D5, transmission paths for the respective gradation voltages are constituted by connecting a serial path of five N-type transistors T0a to T5a and a serial path of five P-type transistors T0b to T5b in parallel.
表示信号ビットＤ０〜Ｄ５に応じて複数段階の階調電圧を選択することによって、階調表示を実行する表示装置のデコード回路７０において、各階調電圧の伝達経路を、５個のＮ型トランジスタＴ０ａ〜Ｔ５ａによる直列経路と、５個のＰ型トランジスタＴ０ｂ〜Ｔ５ｂによる直列経路とを並列接続して構成する。 - 特許庁 - The semiconductor storage device has; a multiplexor circuit 22 which comprises a selecting circuit of 2 inputs-1 output which selects an adjoining data bus line; a shift register 24 which performs parallel to serial conversion of read data; a multiplexor circuit 26 which performs selection of serial output of the shift register 24; and an output register 29 which performs adjustment of output timing.
本発明の半導体記憶装置は、隣接するデータバス線の選択を行う２入力−１出力の選択回路で構成されるマルチプレクサ回路２２、読み出したデータの並列−直列変換を行うシフトレジスタ２４、シフトレジスタ２４のシリアル出力の選択を行うマルチプレクサ回路２６、および出力タイミングの調整を行う出力レジスタ２９を有する。 - 特許庁 - When a pixel 90 in the second display area A2 is rewritten, the image signal which is input from outside and corresponds to the second display area A2 is input in the serial format to the first scanning line driving circuit 10 and transferred in the serial format to the converting circuit 80, which converts the image signal into an image signal in the parallel format and supplies it to the second data line converting circuit 80.
第２表示領域Ａ２の画素９０を書き換える場合、外部から入力された第２表示領域Ａ２に対応する画像信号を、シリアル形式で第１走査線駆動回路１０に入力するとともにシリアル形式で変換回路８０に転送し、変換回路８０によりパラレル形式の画像信号に変換して第２データ線駆動回路８０に供給する。 - 特許庁 - This bridge circuit 30 is provided with an interface circuit 20 which executes serial data transfer with a host device 10(first device), an interface circuit 90 which executes parallel data transfer with an LCD 100(second device) and a transfer controller 50.
ブリッジ回路３０は、ホストデバイス１０（第１のデバイス）との間でシリアルデータ転送を行うためのインターフェース回路２０と、ＬＣＤ１００（第２のデバイス）との間でパラレルデータ転送を行うためのインターフェース回路９０と、転送コントローラ５０を含む。 - 特許庁 - A Serial-Parallel Interface selectably forwards RF signals within the receiver's frequency channels to the mixer, so that these signals are demodulated into in-phase (I) and quadrature (Q) signals to provide a common IF output from the multi-mode receiver.
ミキサに受信機の周波数チャネル内のＲＦ信号群を直並列インタフェースが選択可能に送り、これらの信号を同相（Ｉ）信号と直交位相（Ｑ）信号とに復調してマルチモードの受信機からの共通のＩＦ出力とする。 - 特許庁 - To provide an adaptor for a lens system by which a lens ssystem outputting positional data of zooming and focus or the like in a form of serial signals can be applied to even an external device such as a virtual system wherein an output by parallel signals is a requirement.
ズームやフォーカス等の位置データをシリアル信号により出力するレンズシステムをパラレル信号での出力を要求するバーチャルシステムに対しても使用できるようにレンズシステムとバーチャルシステムとの間にレンズシステム用アダプタを接続する。 - 特許庁 - A unit is formed by inserting a metallic terminal plate 34 between the upper surface electrode of a bending resonator 61 becoming a serial resonator and the lower surface electrode of a bending resonator 71 becoming a parallel resonator for piling them.
直列共振子となる屈曲共振子６１の上面表面電極と並列共振子となる屈曲共振子７１の下面表面電極との間に金属端子板３４を挟んで積み重ねることによりユニットを形成する。 - 特許庁 - The IO interface circuit 12 can be connected to a memory interface circuit 21 of the host 20 and applies a protocol of the parallel interface for communication with the HDC unit 112 and applies a protocol of a serial interface for communication with the memory interface circuit 21, respectively.
ＩＯインタフェース回路１２は、ホスト２０のメモリ用インタフェース回路２１と接続可能であり、ＨＤＣユニット１１２との通信にはパラレルインタフェースのプロトコルを、メモリ用インタフェース回路２１との通信にはシリアルインタフェースのプロトコルを、それぞれ適用する。 - 特許庁 - The filtered signals output by a band pass filter 212a and a band pass filter 212b are supplied to a multi-input serial-parallel interface gm-stage 235 for selection of a desired operating frequency band of a wireless communication system.
バンドパスフィルタ２１２ａとバンドパスフィルタ２１２ｂとにより出力されたフィルタリング済みの信号群が、無線通信システムの所望の動作周波数帯域を選択する為に、マルチ入力の直並列インタフェースｇｍ段２３５に供給される。 - 特許庁 - To provide a data transmitter capable of mitigating restrictions imposed when converting parallel data into serial data and capable of reducing the number of signal lines more flexibly than before, and to provide a semiconductor test device provided with the data transmitter.
パラレルデータをシリアルデータに変換する際に課される制約を緩和することができ、従来よりも柔軟に信号線の数を低減することができるデータ送信装置、及び当該データ送信装置を備える半導体試験装置を提供する。 - 特許庁 - To provide an image reader capable of making nearly ideal black level corrections in line cycles with a minimum circuit scale for image signals of a plurality of channels outputted from an image sensor configured to output serial image signal of the respective channels in parallel.
複数チャネルのシリアル画信号を並行出力する構成のイメージセンサから出力される各チャネルの画信号について、最小限の回路規模で理想に近い黒レベル補正をライン周期で行うことができる画像読取装置を提供すること。 - 特許庁 - The load drive board 3 carries drive signal generation means 9a-9c for generating a parallel drive signal with the number of bits to match the number of the control loads for the decoration based on the serial control signal outputted from the subcontrol board 2.
負荷駆動基板３は、サブ制御基板２から出力されたシリアルの制御信号に基いて、装飾用制御負荷の数に対応したビット数のパラレル駆動信号を生成する駆動信号生成手段９ａ〜９ｃを搭載する。 - 特許庁 - The Read-enable signal generation part 9 generates a Read-enable 10 signal from an Empty Flag outputted from the FIFO 6 and the signal from the delay circuit 7 and outputs this generated signal to a parallel/serial conversion part 10.
Ｒｅａｄ−ｅｎａｂｌｅ信号形成部９は、ＦＩＦＯ６から出力されるＥｎｐｔｙＦｌａｇと、遅延回路７からの信号からＲｅａｄ−Ｅｎａｂｌｅ１０信号を形成し、パラレル／シリアル変換部１０へ出力する。 - 特許庁 - To output an optional data pattern to a plurality of drive units in a test mode in a semiconductor device which accepts parallel data inputted to a plurality of terminals in a normal operation mode and accepts serial data by a particular terminal in the test mode.
通常動作モード時には、複数の端子に入力されたパラレルデータを受け付け、テストモード時には、特定端子でシリアルデータを受け付ける半導体装置において、テストモード時に、任意のデータパターンを複数の駆動部に出力することを可能にする。 - 特許庁 - To provide a lighting device capable of detecting current difference of tube current flowing in each of the discharge tubes with a circuit of simple structure, when two-tube serial light sources connecting in series two discharge tubes are connected in parallel a plurality of pieces.
２本の放電管が直列に接続された２管直列光源を複数並列に接続した場合に、簡単な構成の回路で各々の放電管に流れる管電流の電流差を検出することができる照明装置を提供する。 - 特許庁 - The solar battery module has a first groove 22 which separates on the transparent conductive film 11 the photoelectric conversion layers 12 and 13 and the back electrode 14 at the end of the photovoltaic layer in parallel with the direction of serial connection of the photovoltaic layer.
又、太陽電池モジュールは、光起電力層の直列接続方向に平行な、光起電力層の端部において、透明導電膜１１上で、光電変換層１２、１３及び裏面電極１４を分離する第１の溝部２２を備える。 - 特許庁 - To provide an image reading apparatus in which both of high-speed reading and low costs are achieved by performing time-dividing processing, in one image processing circuit, on serial image data corresponding to color components outputted simultaneously in parallel from a plurality of routes.
複数経路で同時並行出力される各色成分に対応するシリアル画像データを、１つの画像処理回路で時分割処理することができる、読み取りの高速性と低コスト性とを両立した画像読取装置を提供すること。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
