「Serial-Parallel」を含む例文一覧(1300)
＜前へ 1 2 .... 15 16 17 18 19 20 21 22 23 .... 25 26 次へ＞- A first LC serial circuit composed of a bonding wire L8 for grounding and a capacitor C8 for grounding and a second LC serial circuit composed of a bonding wire L9 for grounding and a capacitor C9 for grounding are parallel connected to the source electrode of a high frequency transistor Q1.
高周波トランジスタＱ１のソース電極には、接地用ボンディング・ワイヤＬ８及び接地用キャパシタＣ８とからなる第１のＬＣ直列回路及び接地用ボンディング・ワイヤＬ９及び接地用キャパシタＣ９とからなる第２のＬＣ直列回路とが並列接続されている。 - 特許庁 - To provide a skew adjustment apparatus and a skew adjustment system capable of coping with the skews caused through a transmission path and sudden skew variations by always monitoring the skews caused at the transmission of a plurality of serial signals like high speed serial parallel transmission so as to automatically adjust the skews.
高速シリアル−パラレル伝送のように、複数本のシリアル信号を伝送するときに生じるスキューを常時監視し、スキューを自動的に調整することで、伝送路のスキュー、および突発的なスキュー変動に対応できるスキュー調整装置およびスキュー調整方式を提供する。 - 特許庁 - On-vehicle equipment on the receiving side converts a received signal into a digital signal, generates four modulation wave signals by detecting the amplitude of four components from the digital signal converted by a receiving switch circuit 23 and demodulates each modulation signal into serial signals by a parallel/serial conversion circuit 22.
受信側車載機器は、受信した信号をデジタルに変換し、受信スイッチ回路２３で変換したデジタル信号より４成分の振幅を検出して４つの変調波信号を生成し、パラレル／シリアル変換回路２２で各変調波信号をシリアル信号に復調する。 - 特許庁 - To shorten the time required for outputting the leading data of serial data in a semiconductor device in which other data (e.g. test data) is outputted to the outside through a data output circuit in which parallel data outputted from an internal circuit (e.g. memory cell region) is converted to serial data.
内部回路（例えば、メモリセル領域）から出力されるパラレル・データをシリアル・データに変換して外部に出力するデータ出力回路を介して他のデータ（例えば、テスト・データ）を外部に出力する半導体装置に関し、シリアル・データの先頭のデータが出力されるまでの時間を短くする。 - 特許庁 - Further, in the respective nodes #1 to #7, the bus IF part 200 converts optical signal transferred through the serial signal bus 30 of the optical bus 2 from another node to serial data, and further converts the same to parallel data to be output to the CPU 202, the cache memory 204 or the memory 206.
また、各ノード＃１〜＃７において、バスＩＦ部２００は、他のノードから光バス２のシリアル信号バス３０を介して転送されてきた光学的な信号をシリアル形式のデータに変換し、さらに、パラレル形式のデータに変換して、ＣＰＵ２０２、キャッシュメモリ２０４またはメモリ２０６に対して出力する。 - 特許庁 - To provide an optical trigger type parallel/serial conversion circuit in which a serial electric pulse, which is hardly affected by variation in circuit parameter (in other words, a production error) or variation in optical pulse energy, having a fixed pulse width is outputted onto a transmission line and its operation is further accelerated.
回路パラメータのばらつき（すなわち、作製誤差）や、光パルスエネルギーの変動に影響されにくい一定なパルス幅を有するシリアル電気パルスを伝送線路上に出力すること、及びその動作のさらなる高速化を実現する光トリガ型パラレル−シリアル変換回路を提供する。 - 特許庁 - A serial resonance circuit system more advantageous than a parallel resonance circuit system is adopted for designing the number of turns and the shape of an electromagnetic induction coil L11, and a main driving circuit 12 of the serial resonance circuit 11 is constituted with FETs Q11, Q12 connected in complementary symmetric connection.
電磁誘導コイルＬ１１の巻数や形状を設計する上で並列共振回路方式よりも有利な直列共振回路方式を採る一方、相補対称接続のＦＥＴＱ１１，Ｑ１２によって直列共振回路１１の主駆動回路１２を構成する。 - 特許庁 - A data read out from the ROM 103 is converted from parallel data into serial data by the transmitter 105 to be transmitted to the data converter 108, the converted 108 converts the received serial data into the parallel data, corrects the data, when necessary, to be supplied to an LSI tester driver 109, and supplies it to the semiconductor integrated circuit 102 via a tester channel 110.
外付けＲＯＭ１０３から読み出したデータをデータ転送器１０５でパラレルデータからシリアルデータに変換してデータ変換器１０８に転送し、データ変換器１０８は受け取ったシリアルデータをパラレルデータに変換し、このデータを必要に応じて補正した上でＬＳＩテスタドライバ１０９に供給し、これをテスタチャネル１１０を経由して半導体集積回路１０２へ供給する。 - 特許庁 - The digital signal transmitting apparatus 10 is provided with: an encoder 20 which converts parallel input signals of a plurality of channels into serial data in a manner synchronized with a first clock signal MCLK1; and a decoder 30 which converts the serial data into parallel output signals of the plurality of channels in a manner synchronized with a second clock signal MCLK2 that operates asynchronously with the first clock signal MCLK1.
デジタル信号伝送装置１０は、複数チャンネルのパラレル入力信号を第一のクロック信号ＭＣＬＫ１に同期してシリアルデータに変換するエンコーダ２０と、シリアルデータを第一のクロック信号ＭＣＬＫ１とは非同期に動作する第二のクロック信号ＭＣＬＫ２に同期して複数チャンネルのパラレル出力信号に変換するデコーダ３０とを備える。 - 特許庁 - A trimming device 2 includes n fuse trimming selection circuits 21, and a serial parallel conversion circuit which converts input serial data into parallel data, and outputs a trimming signal to the n fuse trimming selection circuits 21, wherein in the fuse trimming selection circuit 21, a first fuse cutting circuit 33, a second fuse cutting circuit 36, and a selector circuit 50 are provided.
ｎ個のヒューズトリミング選択回路２１と、入力されるシリアルのデータをパラレルのデータに変換してｎ個のヒューズトリミング選択回路２１にトリミング信号を出力するシリアルパラレル変換回路と、を備えたトリミング装置２であって、ヒューズトリミング選択回路２１には、第１のヒューズ切断回路３３と、第２のヒューズ切断回路３６と、セレクタ回路５０とが設けられている。 - 特許庁 - A 2-channel video output signal from the 2D/3D conversion circuit 12 is converted into a 1-channel video signal via a parallel serial conversion circuit 13 or outputted as a parallel stereoscopic video signal via output signal selection circuits 14, 15.
２Ｄ／３Ｄ変換回路１２の２チャネルの映像出力信号はパラレル−シリアル変換回路１３を介して１チャネルの映像信号に変換されるか、または出力信号選択回路１４，１５を介してパラレル立体映像信号として出力される。 - 特許庁 - Also, a serial/parallel interface circuit 7 is provided with an ECC check bit detection and correction function and a reception side interface function to parallel data and performs error detection and error correction by detecting the ECC check bit of the address, of the data and of the command.
また、シリアル・パラレルインタフェース回路７は、ＥＣＣチェックビット検出および訂正機能と、パラレルデータへの受信側インタフェース機能とを有し、アドレス、データおよびコマンドのＥＣＣチェックビット検出を行うことによりエラー検出を行うと共にエラー訂正を行う。 - 特許庁 - Based on the print data and the stop pulse data output in parallel from the serial parallel converting circuit 12, the print pulse and the stop pulse of the fire signal are alternatively output and impressed on each channel of a printhead 21 as pulse pressure from a driver circuit 15.
シリアルパラレル変換回路１２からパラレル出力された印字データとストップパルスデータとにもとづいて、ファイア信号の印字パルスとストップパルスとが選択的に出力され、ドライバ回路１５によりパルス電圧として印字ヘッド２１の各チャンネルに印加される。 - 特許庁 - Each time a data updating means 103 updates the data of an index file A by transaction units, a serial number adding means 1013 adds information (serial numbers) indicating the sequence of transaction to the contents of update logs, and a log distributing means 1012 writes the update logs to which the serial numbers are added via a log buffer 1011 in at least one log medium 110 multiply and in parallel.
データ更新手段１０３がトランザクション単位で索引ファイルＡのデータを更新する都度、通番付加手段１０１３は、更新ログの内容にトランザクションの順序を示す情報（以下、通番という）を付加し、ログ振分け手段１０１２は通番の付加された更新ログをログ・バッファ１０１１を介して１以上のログ媒体１１０に多重並行に書き込む。 - 特許庁 - The surface acoustic wave branching filter comprises a plurality of serial arm surface acoustic wave resonators and a plurality of parallel arm surface acoustic wave resonators, and a resonant frequency of one of the serial arm resonators is set to be different from the resonant frequency of the other of the serial arm resonators.
複数の直列腕弾性表面波共振器及び複数の並列腕弾性表面波共振器を備えた弾性表面波分波器において、前記複数の直列腕弾性表面波共振器のうち一つの直列腕弾性表面波共振器の共振周波数を、他の直列腕弾性表面波共振器の共振周波数と異ならせたことを特徴とする。 - 特許庁 - The image recording device includes: a plurality of transmission lines 166 provided in a plurality of ink droplet discharge parts, respectively and transmitting each pixel signal of a parallel image signal converted by a serial/parallel conversion part to the corresponding ink droplet discharge part; and a detection part 152 detecting presence/absence of errors of the parallel image signal based on the pixel signal transmitted to each transmission line 166.
複数のインク滴吐出部毎に設けられると共に、シリアル／パラレル変換部で変換されたパラレル画像信号の各画素信号を対応するインク滴吐出部に伝送する複数の伝送線１６６と、伝送線１６６の各々に伝送された画素信号に基づいてパラレル画像信号の誤りの有無を検出する検出部１５２と、を備える。 - 特許庁 - For a complex resonant switching converter, having a voltage resonance converter on the primary side and a parallel or serial resonant circuit on the secondary side, an active clamp circuit is provided on the primary side, so that parallel resonance voltage pulses, developed at both ends of a primary parallel resonant capacitor, are clamped to restrain its level.
一次側に電圧共振形コンバータを備え、二次側には並列共振回路又は直列共振回路を備える複合共振形スイッチングコンバータの構成に対して、その一次側にアクティブクランプ回路を設けることで一次側並列共振コンデンサの両端に生じる並列共振電圧パルスをクランプし、そのレベルを抑制する。 - 特許庁 - To provide a mobile communication terminal capable of realizing interface between the parallel transmission and high speed serial transmission of an RXIQ signal by reducing power consumption without increasing the number of terminals, and to provide a method therefor.
端子数を増やすことなく、かつ、消費電力を低減して、ＲＸＩＱ信号のパラレル伝送と高速シリアル伝送のインターフェースを実現する移動通信端末及その制御方法の提供。 - 特許庁 - To provide a method of driving a plasma display device to which a serial and a parallel resonance method can be both applied by one circuit and which can enhance energy recovery efficiency.
本発明は、一つの回路で直列共振方式と並列共振方式を共に適用することを可能にして、エネルギー回収效率を高めたプラズマディスプレイ装置駆動方法を提供することにある。 - 特許庁 - Even when a reset signal RSTb is input to a serial/parallel IF chip 720 as the result of the influence of the noise, a built-in noise elimination part 790 eliminates a noise component from the reset signal RSTb.
このノイズの影響を受けてリセット信号ＲＳＴｂがシリパラＩＦチップ７２０に入力されても、内蔵するノイズ除去部７９０でリセット信号ＲＳＴｂからノイズ成分を除去する。 - 特許庁 - The receiver 2 includes: a plurality of MC-DS/CDMA reception means 22; a spatiotemporal transmission diversity decoding means 25; a parallel/serial conversion means 23; and a decoding de-interleave means 24.
受信装置２は、複数のＭＣ−ＤＳ／ＣＤＭＡ受信手段２２と、時空間送信ダイバーシチデコーディング手段２５と、パラレル／シリアル変換手段２３と、デコーディングデインタリーブ手段２４とを有する。 - 特許庁 - Since the frequency of the parallel data clock (P_CLK) is lower than that of a serial data clock (S_CLK), the first relay circuit 102 can use such delay element as presents a large delay amount.
並列データ・クロック（Ｐ＿ＣＬＫ）の周波数は、直列データ・クロック（Ｓ＿ＣＬＫ）の周波数に比較して低いので、第１遅延回路１０２には大きな遅延量を提供できる遅延素子を使用可能になる。 - 特許庁 - In the case of n-fail-safe, the number of multiple system computers is set to 2n+1 and the numbers of serial and parallel majority power switches are set to n and _2nC_n, respectively by majority decision presupposing a plurality of simultaneous faults.
ｎフェールセーフの場合、同時複数故障を前提とする多数決では、多重系コンピュータ数を２ｎ＋１台とし、多数決電源スイッチの直列数をｎ、並列数を_２ｎＣ_ｎとする。 - 特許庁 - A second converter 12 converts the m-bit parallel data Dp of the clock frequency f×n outputted from the first converter 10 to 1-bit serial data Dout of the clock frequency f×n×m.
第２変換部１２は、第１変換部１０から出力されるクロック周波数ｆ×ｎ、ｍビットのパラレルデータＤｐを、クロック周波数ｆ×ｎ×ｍ、１ビットのシリアルデータＤｏｕｔに変換する。 - 特許庁 - To reliably convert a serial signal into a parallel signal in a receiving side circuit even though a reference signal of a transmitting side circuit and a reference signal of the receiving side circuit fixedly shift or temporally fluctuate.
送信側回路の基準信号と、受信側回路の基準信号が固定的にずれたり、時間的に変動したとしても、受信側回路においてシリアル信号を確実にパラレル信号に変換する。 - 特許庁 - A serial/parallel converter 4 distributes a signal received by the receiver 1 to a signal received by each of the plurality of antennas 11 by switching the connection between the receiver 1 and the antennas 11 at the prescribed cycle.
直並列変換器４は、受信機１とアンテナ１１との接続を所定の周期で切り替えて受信機１で受信した信号を、複数のアンテナ１１のそれぞれで受信した信号に分配する。 - 特許庁 - A driving circuit drives the electrooptical device (100) by outputting an image signal serial-parallel converted to m-series via m pieces of image signal lines to a plurality of data lines 6a.
駆動回路は、複数のデータ線（６ａ）に対してｍ本の画像信号線を介してｍ系列にシリアル−パラレル変換された画像信号を出力することで電気光学装置（１００）を駆動する。 - 特許庁 - A signal is supplied from command means T and R by the serial signal, and after being converted into the parallel signal by the processing part of the controller C1, the signal is supplied to the other controller C2 to control the respective blinds.
指令手段Ｔ、Ｒからシリアル信号で信号が供給され、コントローラＣ１の処理部でパラレル信号に変換された後、他のコントローラＣ２へと供給されて、各ブラインドの制御が行われる。 - 特許庁 - In addition, a driver IC converts a serial printing signal into a parallel signal, generates a delivery voltage pulse train signal and a preliminary oscillating voltage pulse train signal and feeds them to an individual electrode 35.
そして、ドライバＩＣがシリアルの印字信号をパラレルの信号に変換するとともに、吐出電圧パルス列信号及び予備振動電圧パルス列信号を生成し、個別電極３５に供給する。 - 特許庁 - The storage device converts the parallel read data signal from the storage section into a second serial signal and outputs the converted signal through the optical transmission line to the controller as a second optical signal of single wavelength.
記憶装置は、記憶部からの並列の読み出しデータ信号を第２直列信号に変換し、変換した信号を単一波長の第２光信号として、光伝送路を介してコントローラに出力する。 - 特許庁 - The lighting device uses as a light source a plurality of sets of two-tube serial light sources in which two discharge tubes are arranged in parallel and one of the terminals in the same direction of the two discharge tubes is connected.
本発明の照明装置は、２本の放電管が並列に配置され、２本の放電管の同じ方向の一方の端子が接続された複数組の２管直列光源を光源とするものである。 - 特許庁 - In a line driver 5 selected and controlled by a switch unit and a serial/parallel converting circuit, a receiver circuit 51 receives the packet from the slave device 2 through the port 3 and outputs it to a logic circuit 6.
その後、スイッチ部及びシリアル／パラレル変換回路によって選択制御されたラインドライバ５において、子器２からのパケットをポート３を介してレシーバ回路５１が受信し、論理回路６に出力する。 - 特許庁 - PMAs 11, 15 carry out recovery of a clock from a GbE [Gigabit Ethernet (R)] signal received from ports 1, 2, serial/parallel conversion of the signal, and detection of input interruption.
ＰＭＡ１１，１５はポート１，２から入力されるＧｂＥ［Ｇｉｇａｂｉｔ Ｅｔｈｅｒｎｅｔ（登録商標）］信号からクロックの再生、信号のシリアル−パラレル変換、及び入力断の検出を行う。 - 特許庁 - After saving the data, the parallel processing verification part 230 executes the serial basic modules 101, and after that, whether all the saved data are completely match original data is checked.
このデータの退避後、並列処理検証部２３０は、当該直列基本モジュール１０１を実行させ、その実行後に、元の入力と退避したデータとが全て一致しているかどうかを調べる。 - 特許庁 - An IEEE 1394 functional base board 100 is furnished with two sorts of interfaces, a serial I/F 18 and a parallel I/F 20, for transmitting and receiving a control signal packet to/from the host system.
ＩＥＥＥ１３９４機能基板１００に対し、ホストシステムとの間で制御信号パケットを送受信するためのインターフェイスとして、シリアルＩ／Ｆ１８およびパラレルＩ／Ｆ２０の２種類を設ける。 - 特許庁 - To easily achieve a synchronous serial bus connection between a control side circuit having only an existing parallel interface part and a controlled side circuit by suppressing increase of the mounting area on a substrate or costs.
基板上の実装面積やコストの上昇を抑えつつ、既存のパラレルインターフェース部のみをもつ制御側回路と被制御側回路との間で非同期式シリアルバス接続を簡易に実現すること。 - 特許庁 - To provide a signal processor which performs parallel/serial conversion, can reduce the number of gates and power consumption and can perform changeover between MSB first and LSB first with a simple configuration.
パラレル／シリアル変換を行う信号処理装置において、ゲート数および消費電力を削減することができるとともに、ＭＳＢファーストとＬＳＢファーストとの切換えを簡単な構成で可能とする。 - 特許庁 - By making serial the wiring cable or bus distribution between boards, the number of the wiring cables by parallel wiring is decreased, work efficiency in assembly is improved and further, the generation of noise is suppressed.
基板間の配線ケーブルやバス配線をシリアル化することによって、パラレル配線による配線ケーブルの配線数を減らすと共に、組立の作業効率を高め、さらにノイズの発生を低下させる。 - 特許庁 - The encoder 4 converts parallel data from the on-screen processing part 2 to serial data and outputs a signal So having the same form as the input signal from converted data and respective data from the decoder 1.
エンコーダ４はオンスクリーン処理部２よりのパラレルデータをシリアルデータに変換し、同変換したデータとデコーダ１からの各データとから前記入力信号と同形態にした信号Soを出力する。 - 特許庁 - A parallel piezoelectric resonator 12b has one of electrodes connected to a connection point between the serial piezoelectric resonator 11 and the output terminal 15b, and the other electrode connected to one of terminals of an inductor 13b, respectively.
並列圧電共振器１２ｂは、一方電極が直列圧電共振器１１と出力端子１５ｂとの接続点に、他方電極がインダクタ１３ｂの一方端子に、それぞれ接続されている。 - 特許庁 - During recording, a CPU converts music data inputted from a parallel port into serial data and then records even-numbered data into a flash memory 50a and odd-numbered data into a flash memory 50b in a standard format.
記録時、ＣＰＵはパラレルポートから入力される音楽データをシリアルデータ化した後、偶数番目のデータをフラッシュメモリ５０ａに、奇数番目のデータをフラッシュメモリ５０ｂに標準フォーマットで記録する。 - 特許庁 - A parallel to serial conversion function and the I/O data width compression function are realized without dragging about a data bus line by dispersed arrangement of the multiplexor circuits 22 and 26 before and after the shift register 24.
シフトレジスタ２４の前後にマルチプレクサ回路２２および２６を分散配置することで、データバス線を引き回すことなく並列−直列変換機能と入出力のデータ幅圧縮機能を実現する。 - 特許庁 - In the case of measuring jitter tolerance, the data selector 19 gives the output data DOUT[0:9] and the clock selector 20 gives the recovery clock RCLK to the parallel serial conversion circuit 15.
ジッタトレランスを測定する場合には、パラレルシリアル変換回路１５には、データセレクタ１９から出力データＤＯＵＴ［０：９］が入力され且つクロックセレクタ２０からリカバリクロックＲＣＬＫが入力される。 - 特許庁 - A parallel piezoelectric resonator 12a has one of electrodes connected to a connection point between the input terminal 15a and the serial piezoelectric resonator 11 and the other electrode connected to one of terminals of an inductor 13a, respectively.
並列圧電共振器１２ａは、一方電極が入力端子１５ａと直列圧電共振器１１との接続点に、他方電極がインダクタ１３ａの一方端子に、それぞれ接続されている。 - 特許庁 - A timing generation part 109 generates a clock for transmitting the data from the parallel-serial conversion part 108 and signals for indicating delimitation of each raster and that of one screen data, and sends them to the LED panel.
タイミング生成部１０９は、パラレルシリアル変換部１０８からのデータ伝送用クロックと、各ラスターの区切り及び１画面分のデータ区切りを示す信号を生成し、ＬＥＤパネルへ送る。 - 特許庁 - To provide the detector for momentary interruption in optical fiber transmission by which an output image of a receiver is not disturbed from the occurrence of momentary interruption of an optical signal till an output of a serial parallel converter is restored to a normal output.
光信号が瞬断してから直並列変換器の出力が正常に戻るまでの間、受信装置の出力画像を乱さない光ファイバ伝送の瞬断検出装置を提供する。 - 特許庁 - Further, when the system voltage V_S comes down to an instantaneous drop detection threshold value V_SET or lower even if for a moment, current control with the serial inverter 32 as well as voltage control with the parallel inverter 31 are started.
更には、系統電圧Ｖ_Sが一瞬でも瞬低検出しきい値Ｖ_SET以下になったら、直列型インバータ３２による電流制御と並列型インバータ３１による電圧制御を開始する。 - 特許庁 - A shift register 11 of a signal extract section 1 applies serial/ parallel conversion to a control signal (a) based on a clock (CLK) signal (b) and a flip-flop 12 latches a check pattern (e) based on a TMG signal (d).
制御信号ａは信号抽出部１のシフトレジスタ１１においてクロック（ＣＬＫ）信号ｂにより、シリアル・パラレル変換され、ＴＭＧ信号ｄによりフリップフロップ１２にてチェックパターンｅがラッチされる。 - 特許庁 - Low voltage load connection terminals t21 and t22 are connected to the output terminal of a second inverter, and a single switch S connected between the high voltage load connection terminals constitutes the serial/parallel switching circuit.
第２のインバータ装置の出力端子に低圧負荷接続端子ｔ２１，ｔ２２を接続し、高圧負荷接続端子間に接続した単一のスイッチＳにより直並列切換回路を構成する。 - 特許庁 - The P/S conversion section 14 applies serial conversion to the video signal of 16-bits parallel data, an E/O conversion section 15 converts the supplied video signal into an optical signal and transmits the result to a CCU 2 via an optical fiber cable.
Ｐ／Ｓ変換部１４は、16bitsパラレルデータの映像信号をシリアル変換し、Ｅ／Ｏ変換部１５は、供給された映像信号を光信号に変換し、光ファイバケーブルを介して、ＣＣＵ２に送信する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
