「Serial-Parallel」を含む例文一覧(1300)
＜前へ 1 2 .... 13 14 15 16 17 18 19 20 21 .... 25 26 次へ＞- The clock data recovery circuit 22 fetches the serial transmission data SO with one of the clocks from a PLL circuit 21 for reception and generates parallel data Recovered Data using a deserializer 23.
クロック・データリカバリ回路２２では、そのシリアル送信データＳＯを、受信用ＰＬＬ回路２１からのいずれかのクロックで取り込み、デシリアライザ２３でパラレルデータＲｅｃｏｖｅｒｅｄＤａｔａを生成する。 - 特許庁 - The bridge 204 of a semiconductor chip A converts parallel data received through a router section 203 into serial data being transmitted as an access request to a semiconductor chip B.
半導体チップＡのブリッジ２０４は、ルータ部２０３を介して受信したパラレルデータをシリアルデータに変換して半導体チップＢに対してアクセス要求として送信する。 - 特許庁 - The high-speed serial interface circuit 20 outputs a host interface signal in which a command or a data signal included in a received packet is included as a parallel data signal.
高速シリアルインターフェース回路２０は、受信したパケットに含まれるコマンド又はデータの信号がパラレルデータ信号として含まれるホストインターフェース信号を出力する。 - 特許庁 - When transmitting, the control circuit 200 performs the parallel/serial conversion of transmit data, converts the data to the format determined by the communication standards, and outputs the converted data to the Mbus.
制御回路２００において、送信のとき送信データをパラレル／シリアル変換し、さらに通信規格によって決められたフォーマットに変換してＭｂｕｓに出力する。 - 特許庁 - To provide a serial I/F capable of coping flexibly with parallel inputs different in bus widths, without increasing unnecessarily a device scale and a cost.
本発明は、装置規模やコストを不要に増大させることなく、バス幅の異なるパラレル入力にも柔軟に対応することが可能なシリアルＩ／Ｆの提供を目的とする。 - 特許庁 - A conversion circuit 57 consists of a gate array for generating six parallel drive signals D in accordance with serial control signals from a main control device 19.
変換回路５７はゲートアレイから構成されたものであり、メイン制御装置１９からのシリアルな制御信号に基づいてパラレルな６個のドライブ信号Ｄを生成する。 - 特許庁 - Serial data outputted from the transmitter for test are selectively supplied to a receiver via a selector during a test operation and converted to parallel data by the receiver.
トランスミッタ部から出力されるシリアルデータは、テスト動作時に選択供給部を介して選択的にレシーバ部に供給され、レシーバ部によりパラレルデータに変換される。 - 特許庁 - A reception pilot symbol 54a is supplied through a switch 12 to a multiplier 20 and multiplied with a demodulation side pilot symbol 56c outputted from a parallel/serial converting part 23.
受信パイロットシンボル５４ａをスイッチ１２を介して乗算器２０に供給し、パラレル−シリアル変換部２３から出力される復調側パイロットシンボル５６ｃと掛け合わせる。 - 特許庁 - A data transmitting apparatus 1 converts input parallel data DATA1-DATA8 into serial data in accordance with prescribed rules and encodes the data from eight bits to ten bits.
データ送信装置１は、入力されるパラレルデータDATA１乃至DATA８を所定のルールに従ってシリアルデータに変換すると同時に、８ビットから１０ビットへ符号化する。 - 特許庁 - The high-speed I/F circuit block HB includes a physical layer circuit PHY including a receiver circuit and a logic circuit HL for high-speed I/F including a serial/parallel conversion circuit.
高速Ｉ／Ｆ回路ブロックＨＢは、レシーバ回路を含む物理層回路ＰＨＹと、シリアル／パラレル変換回路を含む高速Ｉ／Ｆ用ロジック回路ＨＬを含む。 - 特許庁 - To provide a parallel-serial conversion circuit that can reduce power consumption while suppressing skew and jitter of a data signal and a strobe signal to the utmost.
データ信号及びストローブ信号のスキュー及びジッタを極力抑制しながら、消費電力を低減することができるパラレル−シリアル変換回路を提供する。 - 特許庁 - To easily analyze, evaluate, and design the number of capacitors connected in serial or parallel, terminal voltage, and temperature increase of a capacitor constituting a capacitor power source according to a request of a load.
負荷の要求に応じキャパシタ電源を構成するキャパシタの直並列数、終止電圧、温度上昇の解析、評価、設計を簡便に行えるようにする。 - 特許庁 - One end of the serial resonant circuit 106 is connected in parallel with a part between the distribution constant lines 105a, 105b where the phases of second-order harmonic components are inverted.
直列共振回路１０６の一端は、２次高調波成分の位相が反転する分布定数線路１０５ａと１０５ｂとの間に並列に接続されている。 - 特許庁 - A plurality of circuits A1-A4 each formed, by connecting a smoothing capacitor in parallel to a serial body of semiconductor switching elements on the high-voltage side and the low-voltage side are serially connected.
高圧側と低圧側の各半導体スイッチング素子の直列体に平滑コンデンサを並列接続してなる複数の回路Ａ１〜Ａ４を直列に接続する。 - 特許庁 - Between a first terminal T1 and a second terminal T0, a plurality (i=0 to n) of serial circuits of a capacitor Ci and the drain-source of a MOS-FET (Qi) are connected in parallel.
第１の端子Ｔ1と、第２の端子Ｔ0との間に、コンデンサＣiと、ＭＯＳ−ＦＥＴ（Ｑi）のドレイン・ソース間との直列回路の複数個（i＝0〜n）が並列接続される。 - 特許庁 - To provide a semiconductor integrated circuit in which a function is provided to convert serial data into parallel data and to store the data and stable operations are realized even though the cycle of writing/reading is made short.
シリアルデータをパラレルデータに変換して記憶する機能を有し、書込み／読出しのサイクルを短くしても安定に動作する半導体集積回路を提供する。 - 特許庁 - The reception circuit 28B_1 regenerates the clock BCLK whose frequency is a multiple of four of that of the transferred clock PCLK and supplies the clock BCLK to a serial-to-parallel conversion circuit 41.
受信回路２８Ｂ１では、転送されたクロックＰＣＬＫの周波数を４逓倍したクロックＢＣＬＫが再生され、直並列変換回路４１に供給される。 - 特許庁 - Furthermore, an S/P conversion circuit 11 converts serial data into parallel data whose number is equal to number of columns C of a matrix to write the data to the two RAMs 31, 32.
また、Ｓ／Ｐ変換回路１１によって、シリアルのデータをマトリクスの列数Ｃと同じ数のパラレルデータに変換して２つのＲＡＭ３１、ＲＡＭ３２にデータを書き込む。 - 特許庁 - The ratio of the electrostatic capacity of surface acoustic wave resonators of serial arms to that of parallel arms is within the range of 1±0.2.
さらに、この直列腕の弾性表面波共振子の静電容量と並列腕の弾性表面波共振子の静電容量との比が１±０．２の範囲内となっている。 - 特許庁 - The driver circuit 70 comprises: a host interface circuit 72 which receives the host interface signal from the high-speed serial interface circuit 20 and outputs the parallel data signal included in the host interface signal; and an output switching circuit 76 which receives the parallel data signal from the host interface circuit 72 and outputs the parallel data signal to either an internal circuit 80 of the driver circuit 70 or the low-speed serial interface circuit 90.
ドライバ回路７０は、高速シリアルインターフェース回路２０からホストインターフェース信号を受け、ホストインターフェース信号に含まれるパラレルデータ信号を出力するホストインターフェース回路７２と、ホストインターフェース回路７２からパラレルデータ信号を受け、パラレルデータ信号を、ドライバ回路７０の内部回路８０又は低速シリアルインターフェース回路９０のいずれかに出力する出力切り替え回路７６を含む。 - 特許庁 - While the timing control is not executed just after a power source is turned on or during the timing control, for example, a serial signal that flows to an optical transmission line, is generated as a parallel signal in the timing control circuit 31 and is inputted through the optical transmission line to a timing control circuit in a counter apparatus via the parallel signal switching circuit 211 and a parallel/serial conversion circuit 411.
例えば、電源投入直後等でタイミング調整が実行されていない状態およびタイミング調整中においては、光伝送路へ流れるシリアル信号は、タイミング調整制御回路３１でパラレル信号として生成され、パラレル信号切換えの回路２１１およびパラレルシリアル変換回路４１１を介して、光伝送路を通って相手装置のタイミング調整制御回路へ入力される。 - 特許庁 - A coding circuit 102 of this data transmitter assembles a plurality of tributary signals demultiplexed by a serial parallel conversion circuit 101 into frames, a parallel serial conversion circuit 104 multiplexes signals that are subject to only bit synchronization among the tributary signals by delay circuits 103 and transmits the multiplexed signal to a transmission line 110.
データ送信装置１０が、直並列変換回路１０１により多重分離された複数のトリビュタリ信号を符号化回路１０２によりフレーム化し、遅延回路１０３によりトリビュタリ信号間の同期としてビット同期のみをおこなった信号を並直列変換回路１０４により多重化して伝送路１１０上に送信する。 - 特許庁 - The connection interfaces 14 and 16 are provided with: an interface function of converting a parallel electric signals to be input from the PLC buses 2 and 4 into a serial optical signal, and outputting it to the optical cable 12; and an interface function of converting a serial optical signal to be input from the optical cable 12 into a parallel electric signal, and outputting it to the PLC buses 2 and 4, respectively.
接続インターフェース１４，１６は、ＰＬＣバス２，４上から入力するパラレル電気信号をシリアル光信号に変換して光ケーブル１２上に出力するインターフェース機能と、光ケーブル１２上から入力するシリアル光信号をパラレル電気信号に変換してＰＬＣバス２，４上に出力するインターフェース機能とを有する。 - 特許庁 - The input/output device inputs/outputs a monitoring control signal between it and a monitoring control object with the aid of a DI circuit 11, AI circuit 12, and a DO circuit 13, converts a monitoring signal input from the monitoring control object to serial data by means of a parallel/serial converter 14, and converts a control signal from an upper rank device 40 to parallel data.
入出力装置はＤＩ回路１１，ＡＩ回路１２およびＤＯ回路１３によって監視制御対象との間で監視制御信号の入出力を行い、パラレル−シリアル変換器１４によって監視制御対象から入力された監視信号をシリアルデータに変換、および上位装置４０からの制御信号をパラレルデータに変換する。 - 特許庁 - The audio apparatus is provided with: a P/S converter 21 to which an input signal DINP is inputted and which outputs a serial signal; an S/P converter 31 to which the serial signal is inputted and which outputs a parallel signal; and a digital/analog conversion part 44 for performing digital/analog conversion to the parallel signal outputted from the S/P converter 31.
本発明のオーディオ装置は、入力信号ＤＩＮＰが入力され、シリアル信号を出力するパラレル／シリアル変換器２１と、該シリアル信号が入力され、パラレル信号を出力するシリアル／パラレル変換器３１と、シリアル／パラレル変換器３１から出力されるパラレル信号をデジタル／アナログ変換するデジタル／アナログ変換部４４とを備える。 - 特許庁 - The first SERDES (39) includes a normal mode encoder (11), alternate mode encoders (16, 17, 19, 22), a multiplexer (13) and a parallel-to-serial converter (25), while the second SERDES (40) includes a serial-to-parallel converter (30), and an alternate mode decoder (34).
直列通信チャネル（５）、第１のＳＥＲＤＥＳ（３９）及び第２のＳＥＲＤＥＳ（４０）を有し、第１のＳＥＲＤＥＳ（３９）が、正規モード・エンコーダ（１１）、代替モード・エンコーダ（１６、１７、１９、２２）、マルチプレクサ（１３）、及び並列・直列変換器（２５）を備え、第２のＳＥＲＤＥＳ（４０）が、直列・並列変換器（３０）、及び代替モード・デコーダ（３４）を備える。 - 特許庁 - To provide a semiconductor integrated circuit device having a built-in high-speed operation circuit such as a serial-parallel conversion circuit or a parallel-serial conversion circuit, capable of inspecting the high-speed operation circuit by a general semiconductor integrated circuit inspection device, and reducing an influence of a cross talk between high-speed signal wires in the semiconductor integrated circuit device.
シリアルパラレル変換回路、パラレルシリアル変換回路等の高速動作回路を内蔵し、しかも一般的な半導体集積回路検査装置による高速動作回路の検査が可能であり、さらに半導体集積回路装置内の高速信号配線間のクロストークの影響の低減も可能な半導体集積回路装置を提供すること。 - 特許庁 - This system is equipped with a serial-parallel converting circuit 152 which converts an inputted specified frequency of a serial signal into an n-bit parallel signal having frequency of 1/n of the frequency, a voltage converting circuit 151 which reduces the voltage level of a signal to be transmitted, and a low pass filter 153 which removes the higher harmonic components of the signal to be transmitted.
入力された所定周波数のシリアル信号を、前記周波数の１／ｎ倍の周波数を有するｎビットのパラレル信号に変換するシリアル−パラレル変換回路１５２と、送信すべき信号の電圧レベルを低減するための電圧変換回路１５１と、送信すべき信号の高調波成分を除去するローパスフィルタ１５３とを備える。 - 特許庁 - The simulation processing part inputs the serial gradation voltage data generated by the socket model 110 to the data driver model 20 through the gradation voltage generating circuit model 60, inputs serial data from the data driver model 20 to the socket model 110 and converts it to parallel data, and inputs parallel data obtained by the conversion to the display panel model 90.
シミュレーション処理部は、ソケットモデル１１０により生成されたシリアルの階調電圧データを階調電圧生成回路モデル６０を介してデータドライバモデル２０に入力し、データドライバモデル２０からのシリアルのデータをソケットモデル１１０に入力してパラレルのデータに変換し、変換により得られたパラレルのデータを、表示パネルモデル９０に入力する。 - 特許庁 - A test controller 13 outputs pseudo-random data to a PLL circuit 12 for transmission, which generates a clock including random jitters, and a serializer 11 converts parallel transmission data Transmit Data into serial transmission data SO, by using the clock, and inputs the serial transmission data to a clock data recovery circuit 22 via a serial loop-back circuit 30 and a multiplexer 24.
テストコントローラ１３から擬似ランダムデータを送信用ＰＬＬ回路１２に出力して、送信用ＰＬＬ回路１２でランダムなジッタを含んだクロックを生成し、シリアライザ１１でこのクロックを用いてパラレルの送信データＴｒａｎｓｍｉｔＤａｔａをシリアル送信データＳＯに変換し、シリアルループバック回路３０およびマルチプレクサ２４を経由してクロック・データリカバリ回路２２に入力する。 - 特許庁 - Then a data division/composite converter 8 of the 2nd station 2 applies parallel serial conversion to the data received by the 1st-3rd wireless communication units 7a-7c and rearranges the received data in the same sequence as that of the transmission data to demodulate the data into the original serial data.
そして、第２の局２では、第１〜第３の無線通信装置７ａ〜７ｃが受信したデータをデータ分割・複合変換器８でパラレルーシリアル変換し、受信したデータを送信データと同じ順番に並べ替えることにより元のシリアルデータに復調する。 - 特許庁 - Four sets of serial signals each having the same number of pixels as that of the HDTV system outputted from a parallel/serial conversion section 26 are simultaneously displayed through a CCU(Camera Control Unit) 30 in a way that they are displayed as a moving picture with the high resolution four times that of an HDTV image.
並列／直列変換部２６から出力された各々ＨＤＴＶ方式と同じ画素数の４組の直列信号は、ＣＣＵ３０を通して同時に表示されることにより、ＨＤＴＶ画像の４倍の高解像度動画像として表示される。 - 特許庁 - In this induction heating device, parallel connection of the serial connection 34 of two or more capacitors is carried out to the resonant capacitor 28, and the voltage of at least one capacitor 35 of on the low voltage side of the serial connection 34 of the plurality of the capacitors is detected by a voltage detecting means 38.
共振コンデンサ２８に複数個のコンデンサの直列接続３４を並列接続し、前記複数個のコンデンサの直列接続３４の低圧側の少なくとも１つのコンデンサ３５の電圧を電圧検知手段３８によって検知する誘導加熱装置。 - 特許庁 - The unit steel members 2 are arranged in the same plane and connected to each other in a serial direction and in a direction orthogonal to the serial direction so as to intersect the horizontal direction in diagonal two directions and so as to be in parallel with each other at predetermined intervals, to thereby form the diagonal lattice.
ユニット鋼材２は、水平方向に対して斜め２方向に交差して所定間隔で各々平行となるように、同一面上で複数のユニット鋼材２を直列方向とこれに直交する方向とに接合させて斜め格子状に形成している。 - 特許庁 - In the rotation angle detection system, a drive-side signal processing circuit 15 is provided at a power line 2 of the drive side and a serial angle signal 5a, output from a drive-side parallel/serial converter 5, is superposed on a reference signal 1a and transmitted to the control side.
本発明による回転角度検出システムでは、駆動側の電力線２に駆動側信号処理回路１５を設け、駆動側パラレル／シリアル変換器５が出力するシリアル角度信号５ａをリファレンス信号１ａに重畳して制御側に伝送する。 - 特許庁 - The optical repeater is provided with: a first conversion circuit 32a performing conversion between the MII (media independent interface) parallel signal of a MAC (media access control) circuit 30 and a serial signal; and a second conversion circuit 33a for performing conversion between the serial signal converted by the first conversion circuit 32a and the optical signal.
ＭＡＣ(Media Access Control)回路３０のＭＩＩ(Media Independent Interface)パラレル信号と、シリアル信号との変換をする第１変換回路３２ａと、前記第１変換回路３２ａにより変換されたシリアル信号と光信号との変換をする第２変換回路３３ａとを備える。 - 特許庁 - And data is converted to serial data by parallel-serial conversion circuits P-Se and P-So and successively outputted synchronizing with rise and fall of a basic clock CLK by a multiplexer MUX, and applied to a NMOS transistor NTR of an open drain output circuit.
そして、パラレル−シリアル変換回路Ｐ−Ｓｅ及びＰ−Ｓｏでシリアルデータに変換してマルチプレクサＭＵＸで基本クロックＣＬＫの立上りと立下りに同期して順次出力し、オープンドレイン出力回路のＮＭＯＳトランジスタＮＴＲに印加する。 - 特許庁 - In addition, when an equivalent circuit in which two sets of serial components of resistor and capacitor are arranged in parallel is approximated from a measurement result of the AC impedance, a larger value among values obtained by multiplying a calculation value of the serial components of the resistors and capacitors in the respective sets is ≤5.
また、交流インピーダンスの測定結果から、抵抗とコンデンサの直列成分を並列に二組配置した等価回路に近似したときに、各組の抵抗とコンデンサの直列成分の計算値を乗じた値のうち大きな方の値が５以下である。 - 特許庁 - The parallel output data of the parallel I/O 25 is converted into a serial data S34 by a P/S converting circuit 34, and based on the timing signal S26a, the data S34 is converted into analog sound signals A35a, S35b by a D/A converter 35.
パラレルＩ／Ｏ２５の出力パラレルデータは、Ｐ／Ｓ変換回路３４によってシリアルデータＳ３４に変換され、タイミング信号Ｓ２６ａに基づき、該データＳ３４がＤ／Ａ変換器３５によってアナログ音声信号Ｓ３５ａ，Ｓ３５ｂに変換される。 - 特許庁 - A signal detector reproduces data, on the basis of reproduction signals read from multiple tracks where multiple pieces of parallel data acquired through a serial-parallel conversion of the data are written, by using a reproducing head whose width is wider than the width of each track.
データを直並列変換して得られる複数の並列データが書き込まれた複数のトラックから、トラック幅よりも大きな幅を有する再生ヘッドを用いて読み出された再生信号に基づいて前記データを再生する装置が提供される。 - 特許庁 - A shift register 7 loads the parallel signal latched by the register 6 when a data load signal 101 is at a high level or converts the loaded parallel signal into a serial signal and outputs it as output data Dout when the data load signal 101 is at a low level.
シフトレジスタ７はデータロード信号１０１がハイレベルの時にはレジスタ６にラッチされたパラレル信号をロードし、データロード信号１０１がロウレベルの時にはロードしたパラレル信号をシリアル信号に変換して出力データＤ_outとして出力する。 - 特許庁 - A function which creates parallel transmission data corresponding to measured values of sensors 21a-21d measuring a physical quantity and a function which converts the parallel transmission data into a serial transmission data are constituted in software by a program control part 23 of a microcomputer 20.
物理量を測定するセンサ２１ａ〜２１ｄの測定値に対応するパラレル送信データを生成する機能と、パラレル送信データをシリアル送信データに変換する機能とをマイクロコンピュータ２０のプログラム制御部２３によりソフトウェアで構成する。 - 特許庁 - The parallel fuse signals of the fuse circuit parts 12 are converted into a serial signal by the shift register circuit 13, and transmitted through one data signal line to the shift register circuit 14, and return to the original parallel fuse signals, and inputted to the comparator circuit 11.
ヒューズ回路部のパラレルヒューズ信号はシフトレジスタ回路１３によりシリアル信号に変換されて１本のデータ信号線を通して、シフトレジスタ回路１４に送られ、ここで元のパラレルヒューズ信号に戻り、コンパレータ回路に入力される。 - 特許庁 - The line memory device 100 includes a line memory macro 101 which uses serial/parallel conversion, a shift register 111 which has its capacity equal to the bit width of the data to be converted into the parallel data, a selector 109 and a control block 110 which controls the register 111 and selector 109.
ラインメモリ装置１００は、シリアルパラレル変換を用いたラインメモリマクロ１０１、パラレル変換するデータのビット幅と同じ容量のシフトレジスタ１１１、セレクタ１０９、シフトレジスタ１１１とセレクタ１０９を制御する制御ブロック１１０とを備える。 - 特許庁 - The data control unit 4 outputs the parallel data inputted to the plurality of terminals DQ0 to DQ3 to the plurality of drive units SA0 to SA3 in the normal operation mode, and converts the serial data inputted to the terminal DQ0 to parallel data and outputs the parallel data after conversion to the plurality of drive units SA0 to SA3 in the test mode.
データ制御部４は、通常動作モードでは、複数の端子ＤＱ０〜ＤＱ３に入力されたパラレルデータを、複数の駆動部ＳＡ０〜ＳＡ３に出力し、テストモードでは、端子ＤＱ０に入力されたシリアルデータを、パラレルデータに変換し、変換後のパラレルデータを、複数の駆動部ＳＡ０〜ＳＡ３に出力する。 - 特許庁 - The reception-side converter 12 returns the received motor position command pulse trains of the serial signal formes to multi-channel pulse trains of parallel signal formes, and feeds them to the motor drivers 5(1), 5(2)....
受信側変換器１２では、受け取ったシリアル信号形態のモータ位置指令パルス列を、パラレル信号形態の多チャンネルパルス列に戻して各モータドライバ５（１）、５（２）・・・に供給する。 - 特許庁 - First and second channels 20 and 22 include clock phase shift circuits 26 and 28 and signal generation blocks 10 and 12 having memories, parallel/serial conversion circuits and DACs.
第１及び第２チャンネル２０及び２２は、クロック位相シフト回路２６及び２８と、メモリ、並直列変換回路、ＤＡＣを有する信号発生ブロック１０及び１２を具えている。 - 特許庁 - Receiving parallel data in 10-bit, each of data reception sections 110-117 converts the data into serial data and gives the converted data to switch sections 120-129.
データ受信部１１０〜１１７各々は１０ビットのパラレル形式のデータを受信すると、そのデータをシリアル形式のデータに変換し、変換したデータをスイッチ部１２０〜１２９へと送出する。 - 特許庁 - An inductor 106 is inserted between a power supply terminal 100a of a serial EEPROM 100 and a power source line 104, and a capacitor 108 is connected in parallel with the power source terminal 100a.
シリアルＥＥＰＲＯＭ１００の電源端子１００ａと電源ライン１０４の間にインダクタ１０６が挿入され、かつ、電源端子１００ａにコンデンサ１０８が並列接続される。 - 特許庁 - Then the output of the scramble section 101 or the bypass 102 is introduced to a parallel/serial conversion section 105 or an unbalance/balance conversion section 106 via an output changeover section 108.
そして、スクランブル部１０１の出力及びバイパス経路１０２の出力を出力切替部１０８によりパラレル／シリアル変換部１０５及び不平衡／平衡変換部１０６に導出する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
