「Serial-Parallel」を含む例文一覧(1300)
＜前へ 1 2 .... 10 11 12 13 14 15 16 17 18 .... 25 26 次へ＞- The transmitter part includes a phase compensation step (371), a byte parallel/serial converter step (372), and an embedded protocol encoder step (373) at least.
上記送信器部は、位相補償段（３７１）と、バイト並直列変換器段（３７２）と、埋め込みプロトコルエンコーダ段（３７３とを少なくとも含む。 - 特許庁 - Then, control signals outputted by a sub CPU 28a are transmitted by the serial signals until they reach the parallel conversion circuit 46.
そして、サブＣＰＵ２８ａが出力する制御信号をパラレル変換回路４６に至るまでの間、シリアル信号で伝送するようにした。 - 特許庁 - A register 400 of this device outputs, as a parallel M-sequence generator, the same bit stream as a serial M-sequence generator provided with the same chip length.
同じチップ長を持つ直列Ｍ−シーケンス発生器と同一のビット・ストリームを出力する並列Ｍ−シーケンス発生器（４００）を開示した。 - 特許庁 - This circuit is composed of a serial/parallel(s/p) converting part 1, a counter 2, a ROM 3, a selector 4, a selector 5, flip-flops 6 and 7 and a CPU bus 8, etc.
シリアル−パラレル変換部１、カウンタ２、ＲＯＭ３、セレクタ４、セレクタ５、フリップフロップ６および７、ＣＰＵバス８などから構成される。 - 特許庁 - To provide a serial-parallel A/D converter for reducing nonlinear distortion due to intrinsic nonlinear distortion and a change over time of the D/A converters.
Ｄ／Ａ変換器の固有非直線歪、経時変化などによる非直線歪を軽減する直並列型ＡＤ変換器を提供する。 - 特許庁 - An LED 19 is arranged at the rear end of a compact housing of a memory stick 11 to show that the transfer mode is either the serial transfer mode or parallel transfer mode.
メモリースティック１１の小型筐体の基端部に転送モードがシリアル転送モードかパラレル転送モードかを示すＬＥＤ１９を設けた。 - 特許庁 - A harmonic pull-in phenomenon preventing device 20 is connected in series to the phase-advance capacitor 11 while being connected in parallel to the serial reactor 12.
高調波引き込み現象防止装置２０は、進相コンデンサ１１に直列に、かつ、直列リアクトル１２に並列に接続されている。 - 特許庁 - To provide an integrated circuit device, an electro-optical device and an electronic device, capable of sharing terminals by a high-speed serial interface and a parallel interface.
高速シリアルインターフェースとパラレルインターフェースで端子を共有できる集積回路装置、電気光学装置及び電子機器を提供すること。 - 特許庁 - Thus, the circuits other than the serial/parallel conversion circuit 101 can be operated at a clock signal CLK2 with a low frequency outputted from a clock generator 110.
こうすると、直列／並列変換回路１０１以外の回路は、クロック発生器１１０の出力する低周波のＣＬＫ２で動作できる。 - 特許庁 - To appropriately achieve the detection of non-existence of a device after hardware reset, while achieving a bridge function of a parallel ATA (AT attachment) and a serial ATA.
パラレルＡＴＡとシリアルＡＴＡのバスブリッジ機能を実現しながらハードリセット後のデバイスの非存在検知についても適正に実現する。 - 特許庁 - At this point, the TS input unit 2a makes signals shifted in phase from the write bank of serial signals by an angle of 90° serve as the bank initial value of parallel signals, and the bank initial value is reversed at the top of the super frame of the parallel signals to serve as the write bank of the parallel signals.
このとき、ＴＳ入力部２ａは、シリアル信号の書き込みバンクに対して位相を９０度ずらした信号をパラレル信号のバンク初期値とし、パラレル信号のスーパフレームの先頭で前記のバンク初期値を反転し、パラレル信号の書き込みバンクとする。 - 特許庁 - No serial connection of transistors exists between a power source VDD and an earth and the differential pairs 1, 2, and 3 are connected in parallel between the power source VDD and earth.
電源（ＶＤＤ）とアースの間でのトランジスタの直列接続はなく、各差動対１，２，３は電源（ＶＤＤ）とアースの間に並列に挿入される。 - 特許庁 - The transmission device performs the serial-parallel conversion process to the transmission data based on the determined number of subcarriers and selects the subcarrier used for transmission.
送信装置は、決定されるサブキャリア数に基づいて、送信データに対して、直並列変換処理を行い、送信に使用するサブキャリアを選択する。 - 特許庁 - Data D1 to be transmitted is converted into fixed rate parallel data D3 by inserting dummy data and then converted into serial data D4 before being transmitted.
本発明は、伝送に供するデータＤ１にダミーデータを介挿して固定レートのパラレルデータＤ３に変換した後、シリアルデータＤ４に変換して伝送する。 - 特許庁 - Serial/parallel conversion is performed on the control data by the conversion part 21 in accordance with an instruction of the synchronizing data, and the control data are stored in a buffer circuit 29 and then transmitted to the inspection target 2.
同期データの指示により変換部２１で制御データはシリアル／パラレル変換、バッファ回路２９に蓄積された後、検査対象２へ送信される。 - 特許庁 - The transfer speed of the data output from the parallel/serial conversion circuit is set higher than the signal transfer speed in the second interface.
上記パラレル・シリアル変換回路の出力データの転送速度は、上記第２インタフェースにおける信号伝達速度に比べて高速に設定される。 - 特許庁 - This logic verification device uses parallel-serial conversion, and adopts a time division transfer method when transmitting/receiving signals from a plurality of signal lines through one physical line.
パラレル−シリアル変換を用い、複数の信号線からの信号を1本の物理線上で送信、受信する時分割転送方法を採用する。 - 特許庁 - Also, the board side IC board 601 and the frame side IC board 602 are configured as assembly boards loaded with the plurality of serial-parallel conversion ICs.
また、盤側ＩＣ基板６０１、枠側ＩＣ基板６０２は、複数のシリアル−パラレル変換ＩＣを搭載した集合基板として構成されている。 - 特許庁 - At least one of the serial resonator and parallel resonator has a temperature compensating layer 20 for approximating the temperature coefficient of a resonance frequency to zero.
直列共振子と並列共振子の少なくとも一方は、共振周波数の温度係数を零に近づけるための温度補償層２０を有している。 - 特許庁 - To provide an optical module capable of preventing electromagnetic mutual interference even when using a transmission/reception integrated type parallel/serial conversion IC.
送受信一体型のパラレル／シリアル変換ＩＣを用いた場合においても、電磁的な相互干渉を防ぐことが可能な光モジュールを提供すること。 - 特許庁 - To improve throughput by performing both accelerating and decelerating a carriage and paper feeding operation in parallel without lowering the quality of printing in a serial type printer.
シリアル型のプリンタにおいて、印字品質を低下させることなく、キャリッジの加減速と紙送り動作を並行して行ってスループットを高めること。 - 特許庁 - Thereby the multi-channeled parallel signal light 1A is directly and easily converted into serial signal light 3 with a high bit rate of 1 Tbit/s or higher.
これにより、多チャンネルのパラレル信号光１Ａを、直接かつ容易に、１Ｔｂｉｔ／ｓ以上の高ビットレートのシリアル信号光３に変換することができる。 - 特許庁 - To obtain a packet processing apparatus which achieves parallel packet processing without providing any particular means such as a serial numbering means or an order correcting means.
一連番号付与手段や順序補正手段等の特別な手段を設けることなく並列パケット処理を実現するパケット処理装置を得ること。 - 特許庁 - The tank circuit 1 is composed of a serial circuit made up of an inductor Ls and a first resistor Rs, and a parallel circuit made up of a capacitor Cs, and a second resistor Rp.
タンク回路１は、インダクタＬｓおよび第１抵抗器Ｒｓの直列回路と、キャパシタＣｓと、第２抵抗器Ｒｐとの並列回路からなる。 - 特許庁 - A wireless communication system includes: an encoding modulator 1; a wireless transmitter 2; a wireless receiver 3; a Viterbi decoder 4; and a parallel/serial converter 5.
無線通信システムは、符号化変調器１と、無線送信装置２と、無線受信装置３と、ビタビ復号装置４と、パラレル・シリアル変換器５とを備えている。 - 特許庁 - The slave substrate 2 is provided with a USBtoUART IC3 for converting a serial signal from the master substrate 1 into a parallel signal, and for outputting it.
スレーブ基板２には、マスタ基板１からのシリアル信号をパラレル信号に変換して出力するＵＳＢｔｏＵＡＲＴ ＩＣ３が設けられる。 - 特許庁 - To provide a data transfer control device and an electronic device capable of connecting a host having a parallel ATA (AT attachment) interface to a device of serial ATA.
パラレルＡＴＡインターフェースを有するホストをシリアルＡＴＡのデバイスに接続可能にするデータ転送制御装置及び電子機器を提供すること。 - 特許庁 - An MIF circuit (serial/parallel conversion circuit) specialized to CCD/TG is generated according to the information file 21 by MIF circuit generating processing.
そして、ＭＩＦ回路生成処理で情報ファイル２１に従ってＣＣＤ／ＴＧに特化したＭＩＦ回路（シリアル・パラレル変換回路）の生成を行う。 - 特許庁 - A serial/parallel converter generates a reception signal sequence from the reception signal, and a delay circuit delays the reception signal sequence for each predetermined delay time.
シリアル・パラレル変換器は受信信号から受信信号系列を生成し，遅延回路は受信信号系列を予め定めた遅延時間毎に遅延させる。 - 特許庁 - To provide a serial printer enabling simultaneously parallel printing with respect to a plurality of printing media and capable of shortening the total printing time.
複数枚の印刷媒体に対する同時並行的な印刷を可能とし、トータルの印刷時間を短縮化することのできるシリアルプリンタを提供する。 - 特許庁 - To provide a matching circuit to be matched for a serial resonance circuit in a broadband and a matching circuit to be matched for a parallel resonance circuit in a broadband.
直列共振回路整合に広帯域で整合させる整合回路、および並列共振回路に広帯域で整合させる整合回路を提供する。 - 特許庁 - This noise suppressing circuit is further provided with a second capacitor C2 having the other end connected in parallel to the third inductor L3 in the serial circuit 15.
このノイズ抑制回路はさらに、他端が直列回路１５における第３のインダクタＬ３に並列的に接続された第２のキャパシタＣ２を備えている。 - 特許庁 - An S/P converter 110 serial/parallel-converts modulated transmission data to output a plurality of series (6 series corresponding to the number of carriers, here) of data.
Ｓ／Ｐ変換部１１０は、変調された送信データをシリアル／パラレル変換して、複数系列（ここではキャリア数に対応する６系列）のデータを出力する。 - 特許庁 - Also, the board-side IC substrate 601 and the frame-side IC substrate 602 are composed as an assembled substrate for mounting a plurality of serial-parallel conversion ICs.
また、盤側ＩＣ基板６０１、枠側ＩＣ基板６０２は、複数のシリアル−パラレル変換ＩＣを搭載した集合基板として構成されている。 - 特許庁 - The serial contact circuit 11 is inserted between the commercial power supply 1 and the load 10, and the load 10 is connected with a backup power supply 9 in parallel.
この直列接点回路１１を、商用電源１と負荷１０との間に挿入するが、この負荷１０にはバックアップ電源９を並列に接続する。 - 特許庁 - A writing-side control means 31 synthesizes the received divided serial signals into parallel signals, and writes them to a copy destination hard disk drive device 41.
書き込み側の制御手段３１は、分割されて受け取ったシリアル信号を合成し、パラレル信号に変換し、複写先ハードディスクドライブ装置４１に書き込む。 - 特許庁 - Data in the first and second jitter-data latch circuits 17, 18 are compared with each other by a jitter comparison circuit 19 and outputted via a parallel/serial conversion circuit 20.
第１及び第２のジッタ情報ラッチ回路１７，１８のデータがジッタ比較回路１９で比較され、パラレル／シリアル変換回路２０を経て出力される。 - 特許庁 - The digital image signals are sampled by pixel selection transistors GT0-GT3, and after serial/ parallel conversion, are converted into analog image signals by a DA conversion part.
このデジタル映像信号を画素選択トランジスタＧＴ０〜ＧＴ３でサンプリングして、シリアル・パラレル変換した後、ＤＡ変換部でアナログ映像信号に変換する。 - 特許庁 - The external storage device interface part is used as a serial-parallel signal converting interface for mutual communication between the voice synthesizing circuit and IC card.
外部記憶装置インターフェース回路は、音声合成回路とＩＣカードとの相互通信のためのシリアル・パラレル信号変換インターフェースとして用いられる。 - 特許庁 - A radio modulation/demodulation part performs orthogonal linear multiplexing to a plurality of digital base band signals by Hadamard transformation, and performs word length restriction and parallel/serial transformation.
無線変復調部は複数のディジタルベースバンド信号をアダマール変換により直交線形多重した後に語長制限とパラレル−シリアル変換を行う。 - 特許庁 - Additionally, an SP conversion section 214 converts the serial data into parallel data from the detection timing of the frame synchronizing signal and that of the word synchronization signal.
そして、ＳＰ変換部２１４は、フレーム同期信号の検出タイミングとワード同期信号の検出タイミングに基づいて、シリアルデータをパラレルデータに変換する。 - 特許庁 - An IC 14 converts the serial interface signal transferred from the host 20 to the bus 15 via the group of specified pins of the connector 13 into the parallel interface signal.
また、ＩＣ１４は、ホスト２０側からコネクタ１３の特定ピン群を介してバス１５に転送されたシリアルインタフェース信号をパラレルインタフェース信号に変換する。 - 特許庁 - A parallel processing verification part 230 of a runtime library 200 saves data in a work memory for all inputs before executing each serial basic module 101.
ランタイムライブラリ２００の並列処理検証部２３０は、各直列基本モジュール１０１の実行前に、全ての入力について作業メモリへデータを退避する。 - 特許庁 - To easily visually recognize, from the outside, the status of the transfer modes of a recording medium having the serial transfer mode and parallel transfer mode.
シリアル転送モードとパラレル転送モードの双方を有する記録媒体において、転送モードの状態を外部から容易に視認できるようにする。 - 特許庁 - At the same time, the selectors 15, 16 select either of the two inputs, based on an LSB of the data loaded to the parallel/serial converter 3.
同時に、並列−直列変換器３にロードされるデータのＬＳＢに基づいてセレクタ１５および１６の２つの入力中の一方を選択する。 - 特許庁 - Asynchronous serial communication transmitter-receiver circuits 11-1n adapted to different signaling speeds are provided in parallel to outputs from an interface circuit 1.
インターフェース回路１からの出力に対して並列にそれぞれ異なる通信速度に対応した非同期シリアル通信用送受信回路１１〜１ｎを設ける。 - 特許庁 - To provide a signal processing/bypass changeover device that can select signal processing or bypass output processing for a serial signal and a parallel signal using a simple and inexpensive configuration.
シリアル信号及びパラレル信号に対し、簡単かつ安価な構成で、信号処理及びバイパス出力処理を選択的に行なえるようにする。 - 特許庁 - The main board 61 transmits the control signal to a relay terminal plate 62 having the function of converting the serial signal from the main board 61 to the parallel signal.
主基板６１は主基板６１からのシリアル信号をパラレル信号に変換する機能を有する中継端子板６２へ制御信号を送出する。 - 特許庁 - A conversion circuit 24 then converts serial data Sda output from the shift register 21 into parallel data Pd1 in response to the timing signal TI.
そして、変換回路２４は、タイミング信号ＴＩに応答して、シフトレジスタ２１から出力されるシリアルデータＳｄａをパラレルデータＰｄ１に変換する。 - 特許庁 - The bridge 204 of the semiconductor chip A converts serial data from the semiconductor chip B into parallel data being transmitted as an access request to the router section 203.
半導体チップＡのブリッジ２０４は、半導体チップＢからのシリアルデータをパラレルデータに変換してルータ部２０３にアクセス応答として送信する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
