「address decoding」を含む例文一覧(225)
＜前へ 1 2 3 4 5- To provide an address color system or the like which presents a color concept optimal for encoding and decoding, and transmits an encoded message when a color picture image is transmitted by means of inter-computer information transmission or the like through a communication line such as the Internet or the like.
符号化および復号化に最適なカラー概念を提案すると共に、コンピュータでインターネット等の通信回線を経由したコンピュータ間の情報配信等でカラー写真画像を配信する際にメッセージも暗号的に送ることができる番地カラーシステム等を提供する。 - 特許庁 - A tracking polarity reversal control signal to a tracking error signal detecting means 41 is reversed to follow tracking, and the focusing of the optical beam in the different recording layer is determined from address information or reproducing signal decoding data arranged in a land prepit string obtained at this time.
また、トラッキング誤差信号検出手段４１へのトラッキング極性反転制御信号を反転させてトラッキングを追従させ、そのときに得られるランドプリピット列に配置されたアドレス情報又は再生信号復号データから、異なる記録層に光ビームの焦点があっていることを判別する。 - 特許庁 - The firewall 3 monitors the negotiation, and controls passage by the transmission source/destination IP address added to the encrypted packet, a protocol number, and the SPI without decoding the encrypted data packet actually replaced in the encrypted session when the encrypted session is permitted.
ファイアウォール３は、このネゴシエーションを監視し、暗号化セッションを許可した場合、暗号化セッションにおいて実際に交換される暗号化されたデータパケットを復号化することなく、この暗号化されたデータパケットに付与された送信元・宛先ＩＰアドレス、プロトコル番号、ＳＰＩにより通過を制御する。 - 特許庁 - In a voice reproducing unit 103, a system control section 202 calculates the remaining capacity of a buffer 203 for accumulating compressed and encoded voice data, and sets a read address when an expansion decoding section 204 reads data from the buffer 203 according to the calculation result.
音声再生装置１０３において、システム制御部２０２は、圧縮符号化された音声データを蓄積しているバッファ２０３の残量を算出し、その算出結果に応じて、伸張復号化部２０４がバッファ２０３からデータを読み出す際の読み出しアドレスを設定する。 - 特許庁 - When one reference bit line BLr is driven to a selection state in accordance with a reference string selection signal SELref which is the result of decoding a column address CA at data access, the potential of the selection reference bit line BLr is transferred to a reference data bus line BDref.
データアクセス時において、コラムアドレスＣＡのデコード結果である参照列選択信号ＳＥＬｒｅｆに応じて１本の参照ビット線ＢＬｒが選択状態に駆動されると、選択参照ビット線ＢＬｒの電位が参照データバス線ＢＤｒｅｆへと伝達される。 - 特許庁 - The digital image receiver uses a plurality of key cards storing a shared identifier, records a URL of contents and key information for decoding to one key card, a network address and a viewable URL of the image receiver for recording the key information to another image receiver through data broadcasting.
共通の識別子を格納した複数のキーカードを用い、１つのキーカードにコンテンツのＵＲＬ、デコードするための鍵情報を記録し、鍵情報を記録した映像受信装置のネットワークアドレスおよび視聴可能なＵＲＬをデータ放送を通じて他の映像受信装置に送信する。 - 特許庁 - An error history information recording processing section 20 outputs error status data D1-D3 in erroneous operations for reception/demodulation, control signal separation/ extraction and MPEG decoding by discrete circuits (a latch circuit, three edge detection circuits, a 4-input OR circuit, a counter, an R/W address generating section).
エラー履歴情報記録処理部２０が、個別回路（ラッチ回路、三つのエッジ検出回路、４入力ＯＲゲート、カウンタ、Ｒ／Ｗ・アドレス生成部）で処理した受信／復調、制御信号の分離／抽出及びＭＰＥＧデコードにおける誤り動作時のエラー状態データＤ１〜Ｄ３を出力する。 - 特許庁 - This license authentication method comprises a first step for storing a file by encrypting license information by using the MAC address of a user computer in which provided software is installed as a key; a second step for decoding the encrypted license information stored in the file by using the MAC address as a key; and a third step for executing authentication regarding the installation or execution of software based on the decoded license information.
提供されたソフトウェアをインストールするユーザコンピュータのＭＡＣアドレスをキーとしてライセンス情報を暗号化してファイル保存する第１ステップと、 前記ファイル保存されている暗号化ライセンス情報を、前記ＭＡＣアドレスをキーとして復号化する第２ステップと、 復号化された前記ライセンス情報に基づいて前記ソフトウェアのインストール又は実行に関する認証を行う第３ステップと、を備える。 - 特許庁 - The synchronous semiconductor memory device includes a column play decoder play-decoding a column address signal, a column main decoder which drives selectively a column selection line in accordance with the play-decoded column address signal and coupled to the column selection line, and a controller controlling the column play-decoder synchronously with the reference clock signal and controlling all of enable timing and disable timing of the column selection line.
同期形半導体メモリ装置において、カラムアドレス信号をプレーディコーディングするカラムプレーディコーダと、前記プレーディコーディングされたカラムアドレス信号に応じてカラム選択ラインを選択的に駆動させるためのカラム選択ラインＣＳＬと連結されたカラムメーンーディコーダと、前記基準クロック信号に同期して前記カラムプレーディコーダを制御して前記カラム選択ラインの活性化及び非活性化タイミング全てを制御するための制御器とを含むことを特徴とする。 - 特許庁 - A main body unit M reads out the encrypted speech segment data from the speech segment database D, using the part occupying the above predetermined position in the address data stored in the speech segment database D to produce the above encryption key, and restores the speech segment data by decoding the encrypted speech segment data using this key to use the data.
本体ユニットＭは、音片データベースＤより暗号化音片データを読み出し、音片データベースＤが記憶するアドレスデータ中上述の所定の位置を占める部分を用いて上述の暗号鍵を生成し、これを用いて暗号化音片データを復号化することにより音片データを復元し、利用する。 - 特許庁 - The output buffers 15a and 16a are configured so as to be controlled during normal operation by a coincidence detection signal DET obtained by detecting coincidence between a set signal SET and the most significant bit MSB of an address signal ADR bonded and to be controlled during test operation by a signal resulting from decoding the set signal SET.
出力バッファ１５ａ、１６ｂは、通常動作時には、ボンディング設定された設定信号ＳＥＴとアドレス信号ＡＤＲの最上位ビットＭＳＢの一致検出で得られた一致検出信号ＤＥＴで制御され、テスト動作時には、この設定信号ＳＥＴをデコードした信号で制御するように構成する。 - 特許庁 - A portable telephone device 1 when receiving by infrared communication (direct communication), data (profile data) before being updated, transmitted from the portable telephone device 1 of the other party and information (decoding key) showing the right and wrong of update of the data, relates the data to the information showing the right and wrong of the update and stores them into in an address book storage part.
携帯電話装置１は、相手の携帯電話装置１から送信される更新前のデータ（プロフィールデータ）とそのデータの更新可否を示す情報（復号鍵）を赤外線通信（直接通信）によって受信した場合に、当該データと更新可否を示す情報とを対応付けてアドレス帳格納部に記憶しておく。 - 特許庁 - Management information for decoding optional tiles independently by subband unit includes information denoting a storage address of coded information corresponding to each tile or teach subband and information to manage/identify each tile or each subband and is used to generate a bit stream where the subband information of each tile is integrated by the same resolution unit.
任意のタイルを独立して、サブバンド単位で復号するための管理情報は、各タイルもしくは各サブバンドに対応する符号化情報の格納位置を示す情報と、各タイルもしくは各サブバンドを管理・識別する情報とを含み、各タイルのサブバンド情報を同一解像度単位にまとめたビットストリームを生成する。 - 特許庁 - Inverse DCT operation processing at the time of decoding processing and quantization noise removal processing to decoded images are performed by a transposing memory 303 which can transpose management of a two-dimensional address, and can write data from inverse quantization means 102 and motion compensating means 305, and operation means 104.
二次元アドレスの管理が転置でき、且つ逆量子化手段１０２及び動き補償手段３０５からデータの書き込みが可能な転置メモリ３０３と演算手段１０４により、復号処理時の逆ＤＣＴ演算処理と、復号された復号画像に対する量子化ノイズ除去処理を行う。 - 特許庁 - A motion amount detecting part 112 obtains parameters such as a motion vector, a macro-block address, a macro-block type, a DCT type and CBP from data which is encoded by an encoding processing based on MPEG2 and obtains the motion of an interlace picture which is outputted from an MPEG2 decoding part 110 based on the parameters.
動き量検出部１１２は、ＭＰＥＧ２に準拠した符号化処理によって符号化されたデータから、動きベクトル、マクロブロックアドレス、マクロブロックタイプ、ＤＣＴタイプおよびＣＢＰといったパラメータを取得し、これらのパラメータに基づいてＭＰＥＧ２復号部１１０から出力されるインターレース画像の動きを求める。 - 特許庁 - This word line decoder is characterized in that an address for decoding a word line is divided into a global word line and a local word line, when a global word line is selected, voltage from a local word line is applied to a selected word line, when the global word line is not selected, voltage applied to the word line is passed to a ground terminal.
本発明のワードラインデコーダは、ワードラインをデコードするためのアドレスをグローバルワードライン及びローカルワードラインに分割し、グローバルワードラインが選択された場合にはローカルワードラインからの電圧を選択されたワードラインに印加し、前記グローバルワードラインが選択されていない場合には前記ワードラインに印加された電圧を接地端子にパスさせることを特徴とする。 - 特許庁 - The semiconductor memory device includes: an enable signal-generating part which generates a first enable signal for receiving a plurality of address decoding signals and selecting a first cell block and a second enable signal for selecting a second cell block; and an internal voltage-generating part 2 which determines whether first power supply is applied by the first or second enable signal to generate an internal voltage.
複数のアドレスデコーディング信号を受信して第１セルブロックを選択するための第１イネーブル信号と第２セルブロックを選択するための第２イネーブル信号とを生成するイネーブル信号生成部と、第１又は第２イネーブル信号によって第１電源を供給する否かを決定し、内部電圧を生成する内部電圧生成部と、を含む。 - 特許庁 - Thus, address decoding itself is not performed, the consumption current and the peak current are suppressed, and the effects of power saving and low unwanted radiation noise are obtained.
実使用時にアクセスが頻発するレジスタ群にアクセスする際に、専用に設けられた特殊アクセス有効信号を用い、直接レジスタ指定でアクセスし、同時に通常のアドレスデコードの動作停止またはアドレスバスの出力停止を行なうことによって、アドレスデコード自体を行なわず、消費電流、ピーク電流を抑え、省電力、低不要輻射ノイズの効果が得られる。 - 特許庁 - A field discrimination circuit 2 discriminates a field of a received NTSC video signal and a field consecutive discrimination circuit 4 discriminates a still pictures mode on the basis of a field discrimination signal from the field discrimination circuit 2 so as to inhibit decoding of caption data by a closed caption decoder 5 and write of an address to a display RAM 6 in the still picture mode.
フィールド判別回路２により入力されたＮＴＳＣ映像信号のフィールドを判別し、フィールド連続判別回路４によりフィールド判別回路２からのフィールド判別信号に基づいて静止画モードを判別することにより、静止画モード時にクローズドキャプションデコーダ５によるキャプションデータのデコードと表示ＲＡＭ６へのアドレスの書き込みとを禁止する。 - 特許庁 - The test control circuit 45 of a test circuit device 47xx outputs 8 pulse signals Φxx0 to Φxx7 during one test period for outputting one test address respectively at different timings, and takes the logical AND of the pulse signals and the decoding signals of decoders 19 (1 to 8) by NOR gates 41 (1 to 8).
テスト回路装置４７ｘｘのテスト制御回路４５は、テストモード時において、１つのテストアドレスが出力される１テスト期間中に８個のパルス信号φｘｘ０〜φｘｘ７を夫々異なるタイミングで出力し、ＮＯＲゲート４１（１〜８）により、それらのパルス信号とデコーダ１９（１〜８）のデコード信号との論理積をとる。 - 特許庁 - To easily and efficiently perform encoding processing appropriately for an imaging device under XY address control of a CMOS solid-state imaging device or the like by application to a video camera, electronic still camera or monitoring device for recording a result of imaging using a motion picture, for example, in an encoding apparatus, imaging apparatus, integrated circuit for an imaging device, decoding apparatus and image data processing method.
本発明は、符号化装置、撮像装置、撮像素子の集積回路、復号化装置及び画像データの処理方法に関し、例えば動画による撮像結果を記録するビデオカメラ、電子スチルカメラ、監視装置等に適用して、ＣＭＯＳ固体撮像素子等のＸＹアドレス制御による撮像素子に好適に、簡易かつ効率良く符号化処理することができるようにする。 - 特許庁 - The refresh control apparatus includes: a row decoder outputting a row decoding signal for activating simultaneously all banks in response to a bank active signal and a row address signal when a refresh command is input; and an enable signal control unit for sequentially delaying and outputting at fixed time intervals sense amplifier enable signals for each bank in response to the bank active signals and the refresh signals.
リフレッシュ命令が入力されると、バンクアクティブ信号とローアドレス信号に応答して全バンクを同時に活性化するためのローデコーディング信号を出力するローデコーダと、前記バンクアクティブ信号とリフレッシュ信号に応答して、バンク別センスアンプイネーブル信号を夫々一定間隔をおいて順次に遅延させて出力するイネーブル信号制御部と、を含むリフレッシュ制御装置を提供する。 - 特許庁 - An active matrix type liquid crystal display device with a built-in driving circuit using thin film transistors is configured so that a vertical scanning circuit is composed of thin film transistors so as to scan scanning signal wiring at random by decoding address signals from an external liquid crystal control circuit by a decoder circuit, and the decoder circuit composed of thin film transistors comprises pull-up resistance and plural switching elements.
薄膜トランジスタによる駆動回路内蔵型アクティブマトリクス液晶表示装置において、薄膜トランジスタで構成された垂直走査回路の構成として、外部液晶コントローラ回路からのアドレス信号をデコーダ回路でデコードすることにより、走査信号配線をランダム走査する構成であって、薄膜トランジスタによるデコーダ回路の構成として、プルアップ抵抗と複数のスイッチング素子で構成されたことを特徴とする。 - 特許庁 - A data processing apparatus for securely performing write and read of data between a processor and a nonvolatile memory includes a bus conversion means for converting or decoding the bit array of the respective bid data of data or an address designation signal input via a bus configured of a plurality of signal lines from the processor or the nonvolatile memory, and for outputting the bit data to the nonvolatile memory or the processor.
プロセッサと不揮発性メモリ間でデータの書き込みと読み出しをセキュアに行なうデータ処理装置において、前記プロセッサまたは前記不揮発性メモリから複数の信号線から成るバスを介して入力されたデータまたはアドレス指定信号の各ビットデータのビット配列を変換また復元し、前記不揮発性メモリまたは前記プロセッサに出力するバス変換手段を備えることを特徴とする。 - 特許庁 - A decoder reads extended segment data on the segment (data obtained by collectively encoding image data on the segment and a part of image data on adjacent segments) from a CGROM based on address information on the designated segment, decides an unnecessary region (region to be deleted) corresponding to a part of the added adjacent segments on decoded data obtained by performing decoding processing and decides a plotting designation (step S2).
デコーダは、その指定セグメントのアドレス情報に基づき、ＣＧＲＯＭから、そのセグメントについての拡張セグメントデータ（そのセグメントの画像データと隣接セグメントの一部の画像データをまとめて符合化したもの）を読み出してきて、復号化処理を行い得られた復号化データについて、付加した隣接セグメントの一部に対応する不要な領域（削除する領域）を決定すると共に、描画先を決定する（ステップＳ２）。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
