「bits」を含む例文一覧(6183)

＜前へ 1 2 .... 9 10 11 12 13 14 15 16 17 .... 123 124 次へ＞
  • as those of the original files, ANDed by 0777, minus the bits in
    まずオリジナルファイルのモードと同じものにされ、 0777 との AND をとられ、 - JM
  • A cache memory 2 includes error bits corresponding to each line of data.
    キャッシュ・メモリ２はデータの各行に対応するエラー・ビットを含む。 - 特許庁
  • Byte date in units of seven bits are rearranged into byte data, where one byte is constituted of eight bits by a data-rearranging block 1.
    ７ビット単位のバイトデータはデータ並び替えブロック１により８ビットで１バイトを構成するバイトデータに並び替えられる。 - 特許庁
  • The floating point number includes a sign bit, a plurality of exponent bits, and a mantissa having an implied bit and multiple fraction bits.
    浮動小数点数は、符号ビット、複数の指数ビット、および暗黙の１ビットと複数の小数ビットとを有する仮数を含む。 - 特許庁
  • In this case, divided 16 bits are arranged in each slot.
    この場合、各スロットには、分割された１６ビットを配置する。 - 特許庁
  • To provide testing real page number bits in a cache directory.
    キャッシュ・ディレクトリ内の実ページ番号ビットのテストを提供する。 - 特許庁
  • The output video signal Sout has precision equivalent to 11 bits.
    出力映像信号Ｓoutは１１ビット相当の精度を持つ。 - 特許庁
  • METHOD AND DEVICE FOR CALCULATING LOG LIKELIHOOD RATIO OF BITS IN QAM SIGNALS
    ＱＡＭ信号のビット対数尤度比演算の方法と装置 - 特許庁
  • Partial image data of 8 bits are extracted from each line data.
    各ラインデータから８ビットの部分画像データが抽出される。 - 特許庁
  • The image data have one pixel composed of one or more bits.
    画像データは、１ピクセルが１又は複数ビットで構成される。 - 特許庁
  • Each of a plurality of addresses provided in an SDRAM has a bit width corresponding to one of 32 bits and 16 bits.
    ＳＤＲＡＭに設けられた複数のアドレスの各々は、３２ビットおよび１６ビットのいずれか一方に相当するビット幅を有する。 - 特許庁
  • A MSA33 discriminates upper bits UPBIT/lower bits LWBIT of data based on potentials on four main bit lines.
    ＭＳＡ３３は４本の主ビット線上の電位をもとにデータの上位ビットＵＰＢＩＴ／下位ビットＬＷＢＩＴを判定する。 - 特許庁
  • To provide an image processing apparatus for relieving a load on image processing in an RGB color space whose components include more bits than 8-bits in components of another RGB color space.
    各成分８ビットのＲＧＢ色空間より多ビットのＲＧＢ色空間の画像処理の負荷を軽減する。 - 特許庁
  • Then the receiver recovers the coded bits by demodulation.
    前記受信器は、前記符号化ビットを復調によって復元する。 - 特許庁
  • If one of the suspects becomes the beast, we will blow it to bits.
    容疑者の1人が 獣になったら 我々で殺してやろう - 映画・海外ドラマ英語字幕翻訳辞書
  • Even... blown to bits without the least bit of harm to their operators.
    粉々に爆破されても 操作者には少しも害はないわ。 - 映画・海外ドラマ英語字幕翻訳辞書
  • But i, uh, found bits of wood in the bumper, so...
    でも...バンパーに木のかけらが ついてるのを見つけたんだ だから... - 映画・海外ドラマ英語字幕翻訳辞書
  • Ragged bits of scalp trailing their tails of hair like comets.
    ぼろぼろの頭皮の一部... 彗星みたいに髪の先を引きずって。 - 映画・海外ドラマ英語字幕翻訳辞書
  • To understand anything, you just need to understand the little bits;
    何かを理解するためには、少しだけ理解すればいいのです - 映画・海外ドラマ英語字幕翻訳辞書
  • Each series of bits must be assembled in the correct relationship to ensure assembly of the proper bits to create the originally-transmitted character
    一連の各ビットは,送信されたもとの文字を作り出すように,正しい関係を持って組み立てられなければならない - コンピューター用語辞典
  • Bits are usually grouped into packages of eight, called a byte
    通常,八つのビットが,一まとめにされる.これを「バイト」と呼ぶ - コンピューター用語辞典
  • These registers can also serve as general registers but only in 16 bits
    これらのレジスタは,16ビットに限り,汎用レジスタとしても使える - コンピューター用語辞典
  • Bits are usually grouped into packages of eight, called a byte.
    通常,八つのビットが,一まとめにされる。これを「バイト」と呼ぶ - コンピューター用語辞典
  • This mask is the bitwise inclusive OR of the valid configure window values bits.
    このマスクは有効なウィンドウ設定値ビットの論理和である。 - XFree86
  • The latched 48-bit data are divided into eight each consisting of 6 bits, are substituted for data of 4 bits each for synthesizing, and are inverted.
    そのラッチ後の４８ビットのデータを６ビットずつ８分割し、それぞれ４ビットのデータに置き換えて合成した後、転置する。 - 特許庁
  • In this case, upper bits after shift are filled with "0" (fixed data).
    この際、シフト後の上位ビットは“０”（固定データ）で埋められる。 - 特許庁
  • A conversion image generating means generates a conversion image with color pallet 8-bits reduced from direct color 24-bits of an original image through conversion.
    変換画像生成手段はダイレクトカラー２４ビットの元画像をカラーパレット８ビットへ減色した変換画像を生成する。 - 特許庁
  • Information of the pixels to be thinned are saved in empty bits of pixel data.
    間引く画素の情報は、画素データの空きビットに保存する。 - 特許庁
  • This memory 1000 transfers data for every (j) bits (e.g. 8 bits).
    不揮発性半導体記憶装置１０００は、データ入出力端子１０からｊビット（たとえば、８ビット）ごとにデータの授受を行なう。 - 特許庁
  • High-order four bits of data to be converter are applied to a decoder 1 and low-order four bits are applied to a decoder 3 via an inversion circuit 2.
    被変換データの上位４ビットがデコーダ１へ印加され、下位４ビットが反転回路２を介してデコーダ３へ印加される。 - 特許庁
  • The pigeon had built a nest with bits of twigs and fluffs of feather.
    その鳩は、小枝の木切れと羽の綿毛で巣を作っていた。 - 旅行・ビジネス英会話翻訳例文
  • Framework of the Investor-to-State Dispute Settlement Procedures under FTAs/EPAs and BITs
    FTA/EPA・BIT における投資家対国家の紛争処理手続の概要 - 経済産業省
  • A gradation conversion section 46 performs gradation conversion for converting a supplied PinP image of 12 bits, for example, into a PinP image of 8 bits.
    階調変換部４６は、例えば、供給される１２ビットのPinP画像を、８ビットのPinP画像に変換する階調変換を行う。 - 特許庁
  • "Of course you do find spicy bits in Paris.
    「もちろんパリに行けばどうしたってきわどいものに出くわすさ。 - James Joyce『小さな雲』
  • When the high-order bits of an instruction address supplied from a program counter 10 are coincident with high-order bits 47 of a correction address, an address translating part 20 translates these high-order bits to high- order bits C0 of a substitutive address, with which the correcting instruction is stored in the correcting instruction storage part 32.
    アドレス変換部２０は、プログラムカウンタ１０から供給された命令アドレスの上位ビットが修正アドレスの上位ビット（４７）と一致するとき、修正命令記憶部３２で修正命令が格納された代替アドレスの上位ビット（Ｃ０）に変換する。 - 特許庁
  • Then the encoder is provided with a higher-order encoder section 109 that outputs a higher-order n/2 bits with respect to the input of the n-th power of 2 bits and a lower-order encoder section 110 that outputs a lower-order n/2 bits, with respect to the input of the n-th power of 2 bits.
    そして、この際におけるエンコーダは、２のｎ乗ビットの入力に対して上位ｎ／２ビットを出力する上位エンコーダ部１０９と、２のｎ乗ビットの入力に対して下位ｎ／２ビットを出力する下位エンコーダ部１１０とを備えている。 - 特許庁
  • In an input parallel conversion circuit 62, the information bits input at the (q) bit units are stored in a buffer, and the information bits in mp bit parts are output in the stored order in the stored information bits at the timing of excesses over mp bits of the quantities of storages.
    入力パラレル変換回路６２においては、qビット単位で入力される情報ビットがバッファに蓄積され、蓄積量がmpビットを超えたタイミングで、蓄積された情報ビットのうち、蓄積された順にmpビット分の情報ビットが出力される。 - 特許庁
  • Grayscale image data are converted into RGB image data, the upper four bits of the burying data are buried in the lower four bits of the first color data of the RGB image data and the lower four bits of the burying data are buried in the lower four bits of the second color data of the RGB image data.
    グレースケール画像データをＲＧＢ画像データに変換して、埋め込みデータの上位４ビットをＲＧＢ画像データの第１の色データの下位４ビットに、埋め込みデータの下位４ビットをＲＧＢ画像データの第２の色データの下位４ビットに埋め込むようにする。 - 特許庁
  • A plurality of width adjusting leading bits 80 form a leading excavated groove in an advancing direction of trailing bits 90, and the length adjusting leading bits 12 forms a leading excavated groove in a direction perpendicular to the advancing direction of the trailing bits 90.
    複数の幅調整用先行ビット８０で後行ビット９０の進行方向に先行掘削溝を形成するとともに、複数の長さ調整用先行ビット１２で後行ビット９０の進行方向と直交する方向に先行掘削溝を形成する。 - 特許庁
  • Data output bits of a RAM macro 2 are divided into a plurality of groups by two bits each, and the 1-bit comparator 11 of the signature analysis circuit 101 is provided to each group so that two-bits each of the data output bits share one 1-bit comparator 11.
    ＲＡＭマクロ２のデータ出力ビットを２ビットずつ複数のグループに分け、各グループに一つずつシグネチャ解析回路１０１の１ビット・コンパレータ１１を設けて、データ出力ビットが２ビットずつ一つの１ビット・コンパレータ１１を共有する構成とする。 - 特許庁
  • Further, a pattern by k-(2^n-1) bits from high-order bits of the A pattern is employed for a pattern by k-(2^n-1) bits from the least significant bit of a pattern generated at the (m+1)th reference clock.
    また、Ａパターンの上位ビット側からｋ−（２^ｎ−１）ビット分のパターンを、第ｍ＋１番目の基準クロックで発せさせるパターンの最下位ビットからｋ−（２^ｎ−１）ビット分のパターンとする。 - 特許庁
  • Suppression of a DC component under limitation of k=7 or 8 is performed by using a encoding table which can convert 4 bits into 6 bits with an (1, k) RLL rule without using redundant bits.
    冗長ビットを用いること無しに（１、ｋ）ＲＬＬ規則で、ｋ＝７あるいは８の制限下におけるＤＣ成分の抑圧を４ビットを６ビットに変換可能な符号化テーブルを用いて行う。 - 特許庁
  • When dividing data into plural blocks, one block is made into variable length to M bits at a maximum, the first block is divided less than M bits and blocks after second one are divided into fixed length of M bits.
    送信すべきデータを複数のブロックに分割するときに、１ブロックを最大Ｍビットまでの可変長とし、最初の１ブロックめをＭビット以下、２ブロックめ以降をＭビット固定長とにブロック分割する。 - 特許庁
  • In a DVI encoding circuit, an input of circuit 22 is made to be 7 bits that determines which is larger between the number of bits of 'H' level and the number of bits of 'L' level of input signals of an encoding circuit.
    ＤＶＩ符号化回路において、符号化回路の入力信号の“Ｈ”レベルのビットの数と“Ｌ”レベルのビットの数のどちらが多いかを判断する回路２２の入力を７ｂｉｔにする。 - 特許庁
  • A magnetic disk Y1 includes: a data area 20D including a plurality of magnetic bits 21a; and a ROM area 20R including a plurality of magnetic bits 21b which have bigger coercive force than the magnetic bits 21a.
    磁気ディスクＹ１は、複数の磁気ビット２１ａを含むデータ領域２０Ｄと、磁気ビット２１ａよりも大きな保磁力を有する複数の磁気ビット２１ｂを含むＲＯＭ領域２０Ｒとを備える。 - 特許庁
  • The conversion comparator includes a DA section 10 for performing analog conversion on digital data with the predetermined number of bits during a normal mode and for performing analog conversion on digital data with bits, which are less than the bits during the normal mode, during a test mode.
    変換比較部は、通常モード時、所定のビット数のデジタルデータをアナログ変換し、テストモード時、通常モード時より小さいビット数のデジタルデータをアナログ変換するＤＡ部１０を備える。 - 特許庁
  • A fixed length code word reads determined available bits and bits associated with a portion of the processor-aligned data, and a variable length code word reads at least some of the available bits.
    固定長コードワードは、決定された利用可能なビットと、プロセッサアライメントされたデータの一部分と関連づけられたビットと読取り、可変長コードワードは、利用可能なビットの少なくとも一部を読み取る。 - 特許庁
  • To provide a quantum computer which can mount many quantum bits controlling an interaction and can simultaneously control individual quantum bits and introduce the interaction between arbitrary quantum bits as required.
    相互作用を制御した多数の量子ビットを実装可能で、かつ、個々の量子ビットを同時に制御し、また必要に応じて任意の量子ビット間に相互作用を導入できる量子計算機を提供する。 - 特許庁
  • The line address circuit generates the line address of M (M: an integer of 2 or more) bits corresponding to n1 and outputs a line lead address of the M bits offset in response to a frame address of k bits being an offset value.
    ラインアドレス回路は、ｎ１に応じたＭ（Ｍは２以上の整数）ビットのラインアドレスを発生、オフセット値であるｋビットのフレームアドレスに応じてオフセットされたＭビットのラインリードアドレスを出力する。 - 特許庁
  • Ten bits of information obtained by combining the five bits of information is compared to ten bits of information stored in a ROM in advance to calculate a one-rotation absolute position.
    この５ビット分の情報を結合して１０ビット分の情報として、予めＲＯＭに格納された１０ビット分の情報と照合判定することにより、一回転絶対位置を算出する。 - 特許庁
＜前へ 1 2 .... 9 10 11 12 13 14 15 16 17 .... 123 124 次へ＞

例文データの著作権について