「bits」を含む例文一覧(6183)

＜前へ 1 2 .... 5 6 7 8 9 10 11 12 13 .... 123 124 次へ＞
  • A ground wave digital television broadcasting receiver extracts several valid bits from among the bits of an I signal and a Q signal, which constitute the carrier of the TMCC signal and subsequently performs DBPSK demodulation of the several valid bits.
    ＴＭＣＣ信号のキャリアを構成するＩ信号およびＱ信号のビットの中から有効な数ビットを抽出した後にＤＢＰＳＫ復調を行なう。 - 特許庁
  • At the time of performing the logical arithmetic operation of the fixed pattern bits and the prescribed unit specific bits of picture original data, the specific bits are changed so that a preliminarily decided specific value can be set.
    固定のパターンビットと画像原データの所定単位の特定のビットを論理演算したときに、予め定めた特定の値になるように、特定のビットを変更する。 - 特許庁
  • The formula comprises a first equation and a second equation, and the second equation calculates a plurality of coded bits of the coded bit sequence according to most significant bits or least significant bits of the user identity sequence and the CRC bit sequence.
    該第二方程式はユーザー識別ビットシーケンスとＣＲＣビットシーケンスの最上位ビットまたは最下位ビットで、符号化ビットシーケンスの複数の符号化ビットを計算する。 - 特許庁
  • Also, not only the bits of information to be embedded but also the bits of the result of the rearray, conversion, or arithmetic operation of the bits can be obtained as the embed information to be displaced.
    なお、埋め込みたい情報のビットに限らず、そのビットを配列換え、変換あるいは演算した結果のビットを、置換すべき埋め込み情報とすることもできる。 - 特許庁
  • When high-order three bits of input data all take values from 0 to 7, the highest-order bit is set to 0 and the low-order bits are made the high-order three bits, thereby constituting address data.
    入力データの上位３ビットの全てが０から７をとる時、最上位ビットを０とし下位ビットを前記上位３ビットとしてアドレスデータを構成する。 - 特許庁
  • When at least two among the high-order three bits take the value 8, the highest-order bit is set to 1 and the low-order three bits are constituted by the high-order three bits which do not take the value 8.
    前記上位３ビットの少なくとも二つが８の値をとる時、最上位ビットを１とし、下位３ビットを８の値をとらない前記上位３ビットで構成する。 - 特許庁
  • m Bits out of the (m+e) bits of the each data output from the computing part 20 are stored in the RAM 11 or the RAM 12, and e bits are stored in the RAM 15.
    演算部２０が出力する各データの（ｍ＋ｅ）ビットのうち、ｍビットがＲＡＭ１１又はＲＡＭ１２に格納され、ｅビットがＲＡＭ１５に格納される。 - 特許庁
  • The number of bits of the look-up table (SRAMs 6L, 6a and 6b) for color conversion are made to be different by color, e.g. L is made to be eight bits and (a) and (b) are made to be six bits.
    色変換を行うルックアップテーブル（ＳＲＡＭ６Ｌ、６ａ、６ｂ）のビット数を色毎に異なるようにし、例えばＬを８ビット、ａ、ｂを６ビットとする。 - 特許庁
  • Also, when bit resolution of 16 bits at the beginning is changed into 24 bits, recording can be continued by discarding low-order side 8 bits of the changed audio data.
    また、当初１６ビットのビット解像度が２４ビットに変更された場合、変更後のオーディオデータの下位側８ビットを捨てることで、記録を続行することができる。 - 特許庁
  • The arithmetic processing part 4 inputs the SB coded divisor and the effective number of bits, and when the effective number of bits is judged as not within the predetermined effective number of bits, performs division processing.
    一方、演算処理部４は、ＳＢ化除数と有効ビット数とを入力して、有効ビット数が有効ビット数にないと判定した場合、除算処理を行う。 - 特許庁
  • A transmitter 1 inverts the logic of respective bits of CRC bits generated by a CRC generation part 11a by a bit inversion part 11b and transmits the inverted bits.
    送信装置１では、ＣＲＣ生成部１１ａで生成されるＣＲＣビットの各ビットの論理をビット反転部１１ｂにより反転させた上で送信する。 - 特許庁
  • An R component, a G component and a B component in 8-bit each being components of a color image are divided into data each having a bit size in 3-bits, in 3-bits and in 2-bits respectively (S101).
    カラー画像を構成する各８ビットのＲ成分、Ｇ成分、及びＢ成分の大きさを、夫々３ビット、３ビット、及び２ビットのデータに分級する（Ｓ１０１）。 - 特許庁
  • An inverting circuit receives one of the data words together with related pseudo- noise sequence bits and selectively inverts bits of the data word, in response to the respective pseudo-noise sequence bits.
    反転回路はそれぞれ、データワードの１つを、関連擬似ノイズシーケンスビットと一緒に受け取り、それぞれの擬似ノイズシーケンスビットに応じてデータワードのビットを選択的に反転する。 - 特許庁
  • A CRC bit addition part 101 adds CRC bits to an input payload bit string and a tail bit addition part 102 adds tail bits to the bit string to which the CRC bits are added.
    ＣＲＣビット付加部１０１は入力されたペイロードビット列にＣＲＣビットを付加し、テールビット付加部１０２はＣＲＣビットが付加されたビット列にテールビットを付加する。 - 特許庁
  • When at least one among the high-order three bits takes a value 8, the highest-order bit is made 1, and the low-order six bits are constituted by the low-order three bits which do not take the value 8.
    前記上位３ビットの少なくとも一つが８の値をとる時、最上位ビットを１とし、下位６ビットを８の値をとらない前記上位３ビットで構成する。 - 特許庁
  • The MDCT coefficient has the bits shifted to the right by the number of shift bits determined by comparing the MDCT coefficient with the given number of bits for every intermediate section band.
    まず、中区画帯域毎に、ＭＤＣＴ係数と与えられたビット数との比較により決定されたシフトビット数ぶんだけ、ＭＤＣＴ係数が右ビットシフトされる。 - 特許庁
  • Each of error correction circuits 24a-24d performs error correction of 7 bits bit data using 7 bits data as a unit respectively.
    エラー訂正回路２４ａ〜２４ｄはそれぞれ７ビットデータを単位として７ビットデータのエラー訂正を行う。 - 特許庁
  • In compression of attribute bits showing attribute information of each pixel and raster data, when the total size of the attribute bits and the raster data is decided to exceed a specified value in step S506, substitute bits are determined according to the attribute bits in step S507 and substituted for the attribute bits in step S508.
    画素ごとの属性情報を示す属性ビットとラスタデータを圧縮する際に、ステップS506で属性ビットとラスタデータの合計サイズが所定値を超えると判定された場合に、ステップS507で属性ビットに応じた置換ビットを決定し、ステップS508で属性ビットを前記置換ビットに置換する。 - 特許庁
  • APPARATUS AND METHOD FOR PERMUTING DATA BITS FOR MULTIPLEX TRANSMISSION
    多重伝送用データビット並べ替え装置及び方法 - 特許庁
  • A user identifier of a predetermined user device includes L bits.
    特定のユーザ機器のユーザ識別子は、Ｌビットを備える。 - 特許庁
  • A decode value is determined based on the detected number of active bits and the number of active bits of the encoded data 14.
    そして、検出したアクティブビットの数と、エンコードデータ１４のアクティブビットの数と、に基づいて、デコード値を決定する。 - 特許庁
  • Furthermore, in 12 bits of a VLAN ID, bits not to be used as the VLAN ID are determined and set to the communication equipment.
    また、ＶＬＡＮ ＩＤの１２ビットのうち、ＶＬＡＮ ＩＤとして使わないビットを決定し、通信装置に設定する。 - 特許庁
  • To economize on the number of code bits.
    符号のビット数を節約することができるようにする。 - 特許庁
  • Correction information D1 and D2 of 8 bits is added to 24 bits of an RGB value, and is stored in a frame memory 1.
    ＲＧＢ値の２４ビットに、８ビットの補正情報（Ｄ１、Ｄ２）を追加してフレームメモリ１に格納する。 - 特許庁
  • To make it shorten the interaction time between quantum bits, by reinforcing the interaction energy between quantum bits.
    量子ビット間の相互作用エネルギーを増強し、量子ビット間の相互作用時間の短縮が図れるようにする。 - 特許庁
  • A user identifier of the particular user equipment has L bits.
    特定のユーザ機器のユーザ識別子は、Ｌビットを備える。 - 特許庁
  • Preferably, one symbol is turned to four bits and the error correction code is generated by the reed Solomon system for every four bits.
    好ましくは、１シンボルを４ビットとして４ビットごとにリード・ソロモン方式でエラー訂正コードを生成する。 - 特許庁
  • A CPU core 10 measures a count value to the next edge and measures plural bits having bit width within specified bits.
    ＣＰＵコア１０は次のエッジまでのカウント数を測定し、ビット幅が規定ビット内のビットを複数個測定する。 - 特許庁
  • Turn break on, that is, start sending zero bits.
    break をオンにする。 つまり 0 のビット列の送信を開始する。 - JM
  • Turn break off, that is, stop sending zero bits.
    break をオフにする。 つまり 0 のビット列の送信を停止する。 - JM
  • By default, the mode of created FIFOs is 0666 (`a+rw') minus the bits in the
    デフォルトでは、作成される FIFO の許可モードは 0666 (`a+rw') から - JM
  • Code bits in size of mb bits read out from the memory 31 are turned into b pieces of symbols, which are mapped to 2^m pieces of signal points.
    メモリ３１から読み出されたmbビットの符号ビットは、b個のシンボルとされ、2^m個の信号点にマッピングされる。 - 特許庁
  • The input bits are encoded with linear block coding.
    入力ビットは、線形ブロック符号化で符号化される。 - 特許庁
  • User identification of the particular user equipment has L bits.
    特定のユーザ機器のユーザ識別子は、Ｌビットを備える。 - 特許庁
  • Registers R0 to R31 are respectively divided into the area of high-order 32 bits and the area of low-order 32 bits.
    レジスタＲ０〜Ｒ３１は、それぞれ上位３２ビットの領域と下位３２ビットの領域に分かれている。 - 特許庁
  • The data verification method includes a step for comparing a part of bits among the bits of data written into each memory cell with external data, and a step for verifying the remaining bits excluding the part of the bits in the memory cell of which the part of the bits coincide with the external data.
    上記データ検証方法は、それぞれのメモリセルに対して書込まれたデータのビットのうち、一部ビットを外部データと比較する段階、及び一部ビットと外部データとが互いに一致するメモリセルに対して一部ビットを除いた残りのビットを検証する段階を含む。 - 特許庁
  • The parallel data control section 2 outputs the parallel data without any modification when the number of "L" bits is the number of "H" bits or below in the parallel data, and outputs the parallel data logic levels of the configuration bits of which are inverted when the number of "L" bits is more than the number of "H" bits.
    パラレルデータ制御部２は、パラレルデータの中で、“Ｌ”のビットの数が“Ｈ”のビットの数以下の場合にはパラレルデータをそのまま出力し、“Ｌ”のビットの数が“Ｈ”のビットの数より多い場合にはパラレルデータの各ビットの論理レベルを反転したパラレルデータを出力する。 - 特許庁
  • A series of information bits are divided into parts of bits and they relate to levels different from each other in terms of multiplex level coding.
    一連の情報ビットは部分に分割され、各部分は多重レベル符号化の異なるレベルに関連する。 - 特許庁
  • A plus/minus determination part 205 outputs the inverse of value of sign bits in Q' signals as bits of 3N.
    正負判定部２０５は、Ｑ’信号における符号ビットを反転させた値をビット３Ｎとして出力する。 - 特許庁
  • The mean value of the video data R, G, and B may be the mean value of all the bits, or the mean value of a part of the bits.
    ビデオデータＲ，Ｇ，Ｂの平均値は、全ビットの平均値でもよいし、一部のビットの平均値でもよい。 - 特許庁
  • Gradation data of a plurality of bits are stored in memory.
    メモリには複数ビットの階調データが記憶されている。 - 特許庁
  • The pile cutter 3 is provided with a plurality of cutter bits.
    杭カッター３には複数のカッタービットを設けてある。 - 特許庁
  • bits of sweet chocolate used as a topping on e.g. ice cream
    アイスクリームなどのトッピングに使う甘いチョコレートのかけら - 日本語WordNet
  • Then a comparison section 21 compares the number of bits of a generated frame with the desired number X of bits (refer step S30b).
    次に、比較部２１は、生成フレームのビット数と所望のビット数Ｘとを比較する（ステップＳ３０ｂ参照）。 - 特許庁
  • PRINTING SYSTEM HAVING PACK BITS CONTROL PART AND PRINTING CONTROL METHOD BY PACK BITS CONTROL
    Ｐａｃｋ Ｂｉｔｓ制御部を有する印刷システム、及びＰａｃｋ Ｂｉｔｓ制御による印刷制御方法 - 特許庁
  • The address mapping of bits in a physical channel buffer 84 is decided from the address of bits in a first interleaver buffer 82.
    第１インタリーババッファ８２内のビットのアドレスから物理チャネルバッファ８４内のビットのアドレスマッピングを決定する。 - 特許庁
  • Otherwise, (2N-M) to (X-1)th bits of the dividend are selected as high-order bits of the quotient (80).
    そうでなければ、被除数の（２Ｎ−Ｍ）から（Ｘ−１）番目のビットを商の上位ビットとして選択する（８０）。 - 特許庁
  • A multi-bit dynamic comparator is disclosed which compares first and second word bits having a plurality of paired comparison bits.
    複数の比較ビット対を有する第１と第２のワードを比較するためのマルチビット動的コンパレータを開示する。 - 特許庁
  • ○ FTAs/EPAs and BITs establish procedures for dispute settlement between the signatory countries.
    ○FTA/EPAは、締約国間の紛争解決手続を整備。 - 経済産業省
  • And andrew had been doing his own bits of research
    アンドリューは ちょっとした研究を 続けていましたが - 映画・海外ドラマ英語字幕翻訳辞書
＜前へ 1 2 .... 5 6 7 8 9 10 11 12 13 .... 123 124 次へ＞

例文データの著作権について