「buffer memory」を含む例文一覧(3204)

＜前へ 1 2 .... 12 13 14 15 16 17 18 19 20 .... 64 65 次へ＞
  • On the basis of this set priority, an arbitration circuit 18 selects the buffer memory 4.
    アービトレーション回路１８はこのように設定された優先順位にもとづきバッファメモリ４を選択する。 - 特許庁
  • To provide a technology capable of reducing the capacity of a buffer memory needed for creating dot data.
    ドットデータ作成処理時に必要とされるバッファメモリの容量を削減できる技術を提供する。 - 特許庁
  • An input buffer circuit 13 having a FIFO memory is added to an extension bus 22 of a general personal computer.
    汎用のパソコンの拡張バス２２に、ＦＩＦＯメモリを有する入力バッファ回路１４を追加する。 - 特許庁
  • After the end of recording of the moving images, the rec review image stored in the buffer memory is reproduced.
    そして、動画像の記録終了後に、そのバッファメモリに記憶されたレックレビュー用画像を再生する。 - 特許庁
  • SEMICONDUCTOR MEMORY DEVICE, ITS PAGE BUFFER RESOURCE ALLOTTING METHOD AND CIRCUIT, COMPUTER SYSTEM, AND PORTABLE ELECTRONIC EQUIPMENT
    半導体記憶装置、そのページバッファリソース割当方法及び回路、コンピュータシステム並びに携帯電子機器 - 特許庁
  • To perform efficient ring buffer control in a disk drive device having a nonvolatile semiconductor memory device.
    不揮発性半導体メモリ装置を有するディスク・ドライブ装置において、効率的なリング・バッファ制御を行う。 - 特許庁
  • NONVOLATILE SEMICONDUCTOR MEMORY DEVICE WITH WIRED-OR STRUCTURE IN WHICH DATA TRANSMISSION FROM DEFECTIVE PAGE BUFFER IS BLOCKED
    欠陥ページバッファーからのデータ伝送が遮断されるワイヤードオア構造の不揮発性半導体メモリ装置 - 特許庁
  • To effectively use memory resources by always optimizing buffer quantity required for transmitting processing and receiving processing.
    送信処理および受信処理で必要なバッファ量を常に最適化し、メモリ資源を有効に使用する。 - 特許庁
  • MemoryHandler instances send error messages to a buffer in memory, which is flushed whenever specific criteria are met.
    MemoryHandler のインスタンスはメモリ上のバッファにエラーメッセージを送信し、指定された条件でフラッシュされるようにします。 - Python
  • During ordinary processing, a preliminary image of data written in the basic memory is captured by the read buffer.
    通常処理の間、基本メモリに書き込まれたデータの予備画像が、リード・バッファによって捕獲される。 - 特許庁
  • The buffer memory 50 stores an updated control program P2 relating to the initial control program P1.
    バッファメモリ５０は、初期制御プログラムＰ１に関連している更新制御プログラムＰ２を格納している。 - 特許庁
  • To provide a harmonic overtone generation method and a harmonic overtone generater which enable the capacity of a buffer memory to be reduced.
    バッファメモリの容量を削減した倍音生成方法および倍音生成装置を提供する。 - 特許庁
  • This device temporarily stops reading a buffer memory 2 and continues a reproduction operation and performs a variable speed reproduction operation.
    バッファメモリ２の読み出しを一時停止して再生動作を連続し、可変速再生動作を行う。 - 特許庁
  • To prevent an increase in chip area caused by the addition of buffer for improving usability of a nonvolatile memory.
    不揮発性メモリの使い勝手を向上させるためにバッファを追加すると、チップ面積が増加する。 - 特許庁
  • An expansion memory inspection section 18 receives the generated conditions and an internal buffer 24 stores the conditions.
    生成された圧縮条件は展開用メモリ検査部１８に入力され、内部バッファ２４に保持される。 - 特許庁
  • To carry out optimal ECC control while minimizing reduction in usage efficiency and access speed of a buffer memory.
    バッファーメモリの使用効率およびアクセス速度を出来るだけ落とさずに、最適なＥＣＣ制御を行う。 - 特許庁
  • The first channel processor (15) processes the I/O request by use of the data transferred to the buffer memory (17).
    第一のチャネルプロセッサ（１５）は、バッファメモリ（１７）に転送されたデータを使用してＩ／Ｏリクエストを処理する。 - 特許庁
  • For each buffer memory, the controllers 10 and 20 have a means for executing a firmware to read data from the buffer memory and synchronizing executions of the firmwares in accordance with a predetermined order of data originating from buffer memories required in the data sequence to be transferred to addresses.
    各バッファメモリ毎に、コントローラ１０、２０は、ファームウェアを実行してバッファメモリからデータを読み取り、アドレスに転送されるデータシーケンス内で要求されるバッファメモリから発せられたデータの所定の順序に応じて、ファームウェアの実行を同期させる手段を備える。 - 特許庁
  • To avoid overflow of a buffer by reducing consumption of a buffer memory by comparing inputted data with singular or plural data patterns, recording a code to indicate a coincident data pattern in the buffer memory when the inputted data are coincident with at least one of the data patterns, reproducing and outputting data corresponding to the code.
    入力データ群のパケットプロトコル処理又は出力レート制限等のためのバッファメモリ蓄積に際し、バッファメモリの消費量を削減し、バッファ溢れを回避するバッファ制御方法及びバッファ制御装置を提供することを目的とする。 - 特許庁
  • A buffer memory 311 operating at a higher speed than a main memory 310 is provided between a central processing unit (CPU) 201 and the main memory 310, which is accessed by the CPU 201 to store only the header of a packet.
    中央処理装置201とメインメモリ310の間にメインメモリより高速に動作するバッファメモリ311を設け、これには、中央処理装置201がアクセスして、パケットのヘッダ部のみを格納する。 - 特許庁
  • The memory 11 comprises a volatile semiconductor memory, or the like, and stores data, a program, and the like, and has a temporary storage buffer in the hard disk drive 12 or a cache memory function.
    メモリ１１は、揮発性の半導体メモリなどからなり、データやプログラムなどを記憶するとともに、ハードディスクドライブ１２における一時記憶バッファ、もしくはキャッシュメモリ機能を有する。 - 特許庁
  • To perform data processing at high speed using a buffer memory and an error correcting memory and to use memory capacity to the maximum, in an apparatus performing recording and reproduction with a DVD or the like as an object.
    ＤＶＤ等を対象として再生や記録を行う装置において、バッファメモリと誤り訂正用メモリを用いてデータ処理を高速に行い、メモリ容量を最大限に使用する。 - 特許庁
  • A control part 132 of the SSD 130 uses a part of the main memory 120 having a DRAM (Dynamic Random Access Memory) as a buffer area 121 in the data storage into a NAND type flash memory 131.
    そして、ＳＳＤ１３０の制御部１３２が、ＤＲＡＭを有するメインメモリ１２０の一部を、ＮＡＮＤ型フラッシュメモリ１３１へのデータ格納におけるバッファ領域１２１として利用する。 - 特許庁
  • A writing control circuit 31 of a memory cross control circuit writes transfer data through its own system memory write access or the other system memory cross bus in an FIFO 32 being an inside buffer.
    メモリ交差制御回路の書込み制御回路３１は自系メモリライトアクセスあるいは他系からのメモリ交差バス経由の転送データを内部バッファであるＦＩＦＯ３２に書込む。 - 特許庁
  • To provide a heat dissipation protection device for a memory apparatus that enables the memory apparatus to be easily built without getting a pair of heat dissipation protection sheets and a buffer film to come off that cover the memory apparatus.
    メモリ装置を覆う一対の放熱保護シート及び緩衝フィルムが抜けることなく、メモリ装置を容易に組み立てることができるメモリ装置放熱保護装置を提供する。 - 特許庁
  • A scrap buffer memory section 8 has an area where the accompaniment pattern data read out of this accompaniment information memory section 6 is stored and an area where the sequence data read out of a song data memory section 7 is stored.
    スクラップバッファメモリ部８は、伴奏情報メモリ部６から読み出された伴奏パターンデータを記憶するエリア及びソングデータメモリ部７から読み出されたシーケンスデータを記憶するエリアがある。 - 特許庁
  • To provide picture conversion processing method/conversion processor by which the memory capacity of an error buffer is reduced, the memory capacity of a memory device is miniaturized and a picture conversion processing speed is speeded up.
    誤差バッファのメモリ容量を減らし、メモリデバイスのメモリ容量を小型化するとともに画像変換処理速度を高速化した画像変換処理方法と装置とを提供する。 - 特許庁
  • A phase change memory may be replaced with a low-cost NAND flash because the phase change memory may have sufficiently low cost, and the phase change memory may be replaced with a static random access memory and/or a random access memory in buffer memory packaged in combination with a NAND flash memory because the phase change memory has sufficiently high performance.
    相変化メモリは十分に低コストであることが可能であるため、低コストのＮＡＮＤフラッシュと置き換えることが可能であり、相変化メモリは十分高い性能を有するため、ＮＡＮＤフラッシュメモリを伴ってパッケージングされるバッファメモリにおいてスタティックランダムアクセスメモリ及び／又はランダムアクセスメモリと置き換えることが又できる。 - 特許庁
  • The input buffer of the synchronous semiconductor memory device includes a differential amplifier input buffer and a low current input buffer and operates the differential amplifier input buffer in a normal mode and operates the low current input buffer in the self-refreshing mode, whereby the current flowing to the input buffer in the self-refreshing mode can be reduced.
    差動増幅器型入力バッファーと低電流型入力バッファーを具備して、ノーマルモードでは、前記差動増幅器型入力バッファーを動作させ、セルフリフレッシュモードでは、前記低電流型入力バッファーを動作させることによって、セルフリフレッシュモードで入力バッファーに流れる電流を減少させることができる同期型半導体メモリ装置の入力バッファー。 - 特許庁
  • This electronic equipment is provided with a securing means for securing a buffer on a memory; a first copy means for copying the data on the memory to the buffer; a construction means for constructing a table for executing transfer using the buffer; and a second copy means for performing DMA by using the table, and for copying the data from the buffer to the memory after the end of the DMA.
    バッファをメモリ上に確保する確保手段と、前記メモリ上のデータを前記バッファにコピーする第１のコピー手段と、前記バッファを利用した転送を実行するためのテーブルを構築する構築手段と、前記テーブルを利用してＤＭＡを行い、前記ＤＭＡの終了後に前記バッファからデータを前記メモリにコピーする第２のコピー手段とを有する電子機器等、を提供する。 - 特許庁
  • By providing an access queue holding circuit 18 for holding an access queue for starting a memory read cycle to the memory and a buffer number holding circuit 19 for holding a buffer number at that time, the access queue of the memory read cycle is prevented from being lost and reference is enabled without competition in the empty buffer number of a data buffer common for write and read processing.
    メモリに対してメモリ・リード・サイクルを起動するためのアクセスキューを保持するアクセスキュー保持回路１８と、そのときのバッファ番号を保持するバッファ番号保持回路１９を設けることで、メモリ・リード・サイクルのアクセスキューの消失を防ぎ、書き込みおよび読み出し処理に共通化したデータバッファ１３の空きバッファ番号を競合することなく参照できるようにする。 - 特許庁
  • A memory interface circuit having a queuing buffer for queuing memory transactions comprises a determination means for determining increase or decrease of the frequency of a memory clock or memory interface clock according to whether or not the queuing state in the queuing buffer is a predetermined state, and a memory clock frequency updating means for increasing or decreasing the frequency of the memory clock or memory interface clock according to the determination of the determination means.
    メモリトランザクションをキューイングするキューイングバッファを備えたメモリインタフェース回路において、前記キューイングバッファにおけるキューイング状態が所定の状態であるか否かにより、メモリクロックまたはメモリインタフェースクロックの周波数の増減を判定する判定手段と、前記判定手段の判定に基づきメモリクロックまたはメモリインタフェースクロックの周波数を増減するメモリクロック周波数更新手段と、を備えることを特徴とする。 - 特許庁
  • An apparatus for a wireless base station capable of making communication with a plurality of wireless terminals is provided with: a buffer memory; a means for controlling the buffer memory; a transmission means; and a reception means.
    複数の無線端末（１００）と通信可能な無線基地局用の装置（２００、３１０）は、バッファメモリ（２２６、３２６）と、そのバッファメモリの制御手段（２２４、３２４）と、送信手段（２８２）と、受信手段（２８４）と、を具えている。 - 特許庁
  • Recording data of a plurality of columns read out in the reading step are written in a second buffer memory which is higher in data input/output speed than the first buffer memory, and can input/output data for each bit unit.
    そして、第１のバッファメモリよりもデータの入出力速度が高速であり、ビット単位でデータの入出力が可能な第２のバッファメモリに、前記読み出し工程により読み出された記録データを複数カラム分書き込む。 - 特許庁
  • To solve a problem of a conventional technology wherein a very expensive buffer memory with a huge capacity to completely exclude errors is required because the buffer memory stores recording data produced without intermission even during retrial in the case of applying the retrial to the errors caused at recording an image to a recording medium.
    記録媒体への画像記録時に発生するエラーに対して、やり直し（リトライ）を行なう場合、リアルタイム記録においては、やり直し中にも途切れなく発生する記録データをバッファメモリにて蓄える。 - 特許庁
  • To provide an integrated memory which has memory cells and buffer capacitors in plane state arrangement being sufficiently uniform and in which comparatively high voltage tolerance can be made continuously by these buffer capacitors.
    十分に均一な面状配置においてメモリセル及びバッファキャパシタを有し、これらのバッファキャパシタによって比較的高い電圧耐性を持続的に作り出すことができる、集積メモリを提供することである。 - 特許庁
  • The packet queuing device 1 stores a packet to be received by a WAN side receiving section 11 in an external buffer memory 61, and stores a packet to be received by LAN side receiving sections 41-1 to 4 in an internal buffer memory 50.
    パケットキューイング装置１がＷＡＮ側受信部１１にて受信するパケットは外部バッファメモリ６１に記憶し、ＬＡＮ側受信部４１−１〜４にて受信するパケットは内部バッファメモリ５０に記憶する。 - 特許庁
  • An output part 14 is provided with the buffer memory 23 for temporarily storing the video data outputted from the recording and reproducing part 13 and the SD I/F 20 outputting the video data outputted from the buffer memory 23.
    出力部１４は、記録再生部１３から出力された上記映像データを一時記憶するためのバッファメモリ２３と、バッファメモリ２３から出力された上記映像データを出力するＳＤＩ／Ｆ２０を備える。 - 特許庁
  • The transfer arbiter performs time-shared control of transfers to the buffer memory in the write direction and from the buffer memory in the read direction corresponding to the transfer requests from the first data transfer control section and the second data transfer control section.
    転送調停部は、第１データ転送制御部からの転送要求と第２データ転送制御部からの転送要求に対し、バッファメモリに対する書き込みと読み出しの転送を時分割で制御する。 - 特許庁
  • When no data exists in a buffer memory 103b in the case of start of development of plotting data for every band, data for set output size is supplied to a printer 2 and the remaining data is supplied to the buffer memory 103b.
    バンドごとの描画データの展開開始時に、バッファメモリ１０３ｂにデータが存在しない場合は、設定されている出力サイズ分のデータをプリンタ２に供給し、残データをバッファメモリ１０３ｂに供給する。 - 特許庁
  • In a continuous recording mode for finishing recording by the user's command to stop recording, the coded data is transferred to the recording medium 30 from the buffer memory 24, each time the ratio of the buffer memory 24 in use reaches a certain value.
    ユーザの記録停止の操作に応じて記録を終了する連続記録モードでは、バッファメモリ２４の使用割合が一定値に達するたびに、バッファメモリ２４から記録媒体３０に符号データを転送する。 - 特許庁
  • Print data Dc(i-1, n), Dm(i-1, n) and Dy(i-1, n) of a previous line is stored in a previous memory buffer 20 and data ΔTs(i-1, n) accumulated up to the previous line is stored in an accumulation memory buffer 21.
    前メモリバッファ２０に前ラインの印刷データＤｃ（ｉ−１，ｎ），Ｄｍ（ｉ−１，ｎ），Ｄｙ（ｉ−１，ｎ）が格納され、累積メモリバッファ２１には前ラインまでの累積データΔＴｓ（ｉ−１，ｎ）が格納されている。 - 特許庁
  • Digital data is stored in a buffer memory 10 synchronizing with a first synchronizing signal 31 for each field, and the stored data is read out from the buffer memory 10 synchronizing in a field unit with a second synchronizing signal 32 and controlled.
    フィールド毎の第１の同期信号（３１）に同期してバッファメモリ（１０）にディジタルデータを格納し、格納したデータを第２の同期信号（３２）に同期してフィールド単位でバッファメモリ（１０）から読み出し制御する。 - 特許庁
  • The transfer arbiter performs time-shared control of transfers to the buffer memory in the write direction and from the buffer memory in the read direction corresponding to the transfer requests from the first and second data transfer control sections.
    転送調停部は、第１データ転送制御部からの転送要求と第２データ転送制御部からの転送要求に対し、バッファメモリに対する書き込みと読み出しの転送を時分割で制御する。 - 特許庁
  • In this system for connecting a computer 1 and a storage device 2a through a buffer memory 2b and transferring data, a management area part provided for the entire storage area is allocated inside the buffer memory 2b.
    コンピュータと記憶装置とがバッファメモリを介して接続され、データのやりとりを行なうシステムにおいて、全記憶領域に対して設けられた管理領域部分を前記バッファメモリ内に割り当てるように構成する。 - 特許庁
  • When alternative data for complementing a defective area is read, it is determined whether the alternative data is stored in a buffer memory or not (step S104), and the alternative data is read out from the buffer memory in the case that it is already stored there (step S105).
    欠陥領域を補完するための代替データを読み取るとき、まず代替データがバッファメモリに格納されているか否かを判定し（ステップＳ１０４）、格納済みのときにはバッファメモリから読み出す（ステップＳ１０５）。 - 特許庁
  • A signal processing system of the progressive method writes the read image data in a buffer memory, as it is, and a signal processing system of the interlaced method writes a line corresponding to an even field or an odd field in the buffer memory.
    プログレッシブ方式の信号処理系統では、読み取った画像データをそのままバッファ・メモリに書き込み、インターレース方式の信号処理系統では、偶数フィールド又は奇数フィールドに応じたラインをバッファ・メモリに書き込む。 - 特許庁
  • According to the input buffer of the synchronous semiconductor memory device, the current flowing to the input buffer in the self-refreshing mode is so small that the electric power consumption of the synchronous semiconductor memory device can be reduced.
    前記同期型半導体メモリ装置の入力バッファーによれば、セルフリフレッシュモードで入力バッファーに流れる電流が非常に小さいので同期型半導体メモリ装置の電力消費を減らすことができる。 - 特許庁
  • The multiplexer 9 multiplexes the packets of streams other than video streams read from a buffer memory 7 on the packets of the video streams read from the buffer memory 5 and supplies resultant MPEG transport streams to an error correction section 10.
    マルチプレクサ９は、バッファメモリ７から読み出したビデオストリーム以外のストリームのパケットと、バッファメモリ５から読み出したビデオストリームのパケットを多重化し、その結果得られたMPEGトランスポートストリームを、誤り訂正部１０に供給する。 - 特許庁
  • After incrementing the integrated value of the operation time whenever a fixed time has passed, and the incremented integrated value is stored in a buffer memory, the stored content in the buffer memory is sequentially written in three data storage regions of an EEPROM.
    一定時間が経過する毎に運転時間の積算値をインクリメントして、インクリメントした積算値をバッファメモリに記憶させた後、バッファメモリの記憶内容をＥＥＰＲＯＭの３つのデータ記憶領域に順次書き込む。 - 特許庁
＜前へ 1 2 .... 12 13 14 15 16 17 18 19 20 .... 64 65 次へ＞

例文データの著作権について