「buffer memory」を含む例文一覧(3204)
＜前へ 1 2 .... 14 15 16 17 18 19 20 21 22 .... 64 65 次へ＞- The generating device reads a series of graphics commands stored in a certain place of the memory to the buffer and then write a lead command so as to read the remainder of the buffer.
発生器は、バッファへ、消費器がメモリのどこかへストアされている一連のグラフィクスコマンドを読み出しかつその後バッファの残りを読み出すようにリードコマンドを書き込む。 - 特許庁 - When there are frame data, acquisition of buffer is controlled by changing the storage unit of a memory buffer B10, according to the moving picture recording mode in which the recording process is in progress.
フレームデータがある場合は、記録処理が進行している動画記録モードに応じて、メモリバッファＢ１０の記憶単位を変えてバッファ取得するよう制御する。 - 特許庁 - The data to be written stored in the buffer register from the outside is encoded and overwritten to the buffer register, together with the check bit and is subsequently transferred and written to the memory cell array.
バッファレジスタに外部から格納された書き込みデータは、エンコードされてバッファレジスタにチェックビットと共に上書きされた後、メモリセルアレイに転送書き込みされる。 - 特許庁 - The buffer section 21 consists of a buffer memory 11 having storage areas 1-4, a header detection section 12, a header storage section 13, and an address generating section 14.
バッファ部２１は、記憶領域１〜記憶領域４を有するバッファメモリ１１、ヘッダ検出部１２、ヘッダ記憶部１３およびアドレス生成部１４から構成される。 - 特許庁 - To provide a buffer circuit and its control method which perform buffering of data between a synchronous circuit and an asynchronous circuit: and to provide an interface circuit and its control method which performs data transfer control between the synchronous memory circuit and asynchronous circuit being used for the buffer circuit and its control method.
同期式回路と、非同期式回路との間のデータのバッファリングを行うバッファ回路及びその制御方法の提供を目的とする。 - 特許庁 - In each buffer memory to be a double buffer configuration, the timing of writing/reading end in performing writing/reading corresponding to a sampling period consequently coincides with one another.
これにより、ダブルバッファ構成とされる各バッファメモリにおいては、サンプリング周期に対応する書込／読出を行った際の書込／読出終了のタイミングが一致するようになる。 - 特許庁 - A request packet which can omit an access to a common memory is canceled among the request packet accumulated by an input buffer and a request packet accumulated by an access buffer.
入力バッファに蓄積されたリクエストパケットと、アクセスバッファに蓄積されたリクエストパケットのうち、共有メモリへのアクセスを省略可能なリクエストパケットについてはキャンセルする。 - 特許庁 - In a memory cell S of a block B3, the data input buffer 13 and inverters TF1, TF2 of the block B1, B2 are functioned as a buffer for write-in and data are written.
ブロックＢ３のメモリセルＳには、データ入力バッファ１３、ブロックＢ１，Ｂ２のインバータＴＦ１，ＴＦ２がデータ書き込み用バッファとして機能してデータが書き込まれる。 - 特許庁 - To achieve the movement processing of storage data through a buffer without increasing a processing time or the capacity of the buffer even when the capacity of one page of a flash memory is increased.
フラッシュメモリの１ページの容量が増加しても、処理時間とバッファの容量を増加させることなく、バッファを介した記憶データの移動処理を行うこと。 - 特許庁 - While sample data for one page is read out from a buffer area of a second memory in each channel ch, a transfer part for reading out the waveform data from a first memory in units of page and writing the same to the second memory reads out sample data for another page next to that page from the first memory and writes the same in a buffer area of the channel ch concerned according to waveform position information.
第１メモリからページ単位で読出して第２メモリへ書込む転送部は、各ｃｈで１ページ分のサンプルデータが第２メモリのバッファ領域から読出されている間に、波形位置情報に基づいて、そのページの次の１ページ分のサンプルデータを第１メモリから読出して当該ｃｈのバッファ領域に書込む。 - 特許庁 - The reproducing device 20 has a memory 4, capable of holding specified buffer capacity for the signal input from outside having a normal speed, a read part 5 which reads data out of the memory 4, and a control part 9 which sets the buffer capacity of the memory, according to the readout speed at which the read part 5 reads the data out of the memory 4.
再生装置２０は、外部から１倍速で入力される信号を所定バッファ容量を保持可能なメモリ４と、メモリ４からデータを読み出す読出し部５と、読出し部５がメモリ４からデータを読出す再生速度に応じてメモリのバッファ容量を設定する制御部９と、を備える。 - 特許庁 - A CPU 1 converts the accompaniment pattern data stored in the scrap buffer memory section 8 to the sequence data according to the mode set in a switching section 3 and writes this data into the song data memory section 7 or converts the sequence data stored in the scrap buffer memory section 8 to the accompaniment pattern date and writes this data into the accompaniment information memory section 6.
ＣＰＵ１は、スイッチ部３で設定されたモードに応じて、スクラップバッファメモリ８に記憶された伴奏パターンデータをシーケンスデータに変換してソングデータメモリ部７に書き込み、又は、スクラップバッファメモリ部８に記憶されたシーケンスデータを伴奏パターンデータに変換して伴奏情報メモリ部６に書き込む。 - 特許庁 - A program memory 3 and a font memory 4 are connected through a bus buffer 12 to a bus line 11 to which a CPU and a main storage memory or the like are connected, and an interrupting circuit 13 for interrupting power supply to each memory 3 and 4 is arranged.
ＣＰＵ、主記憶メモリ等が接続されるバスライン１１には、バス・バッファ１２を介してプログラムメモリ３及びフォントメモリ４が接続され、各メモリ３、４への電源供給を遮断する遮断回路１３が設けられている。 - 特許庁 - To provide a memory system and its control method in which load operation for a buffer memory is executed simply and quickly in a memory system performing load operation of data from a nonvolatile memory with a smaller unit than a normal read-out unit.
通常の読み出し単位より小さな単位で不揮発性メモリからデータのロード動作行うメモリシステムであって、バッファメモリへのロード動作を簡易且つ迅速に実行するメモリシステムおよびその制御方法を提供すること。 - 特許庁 - To shorten the writing time by effectively using the function possessed by a memory 14 in a memory control circuit 10 provided between a CPU 12 and the memory 14 to enable the writing of data to the memory 14 through a write buffer 18.
ＣＰＵ１２とメモリ１４間にあって、ライトバッファ１８を介してメモリ１４に対するデータの書き込みを可能とするメモリ制御回路１０において、メモリ１４の持つ機能を有効に利用して書き込み時間の短縮を図る。 - 特許庁 - A control part 100 obtains the moving image data generated by the camera part 20, and divides the data into a plurality of fragments after buffering the data in a data buffer 70 to write the data in a data memory 50 (built-in memory) or a memory card MC (external memory).
制御部１００は、カメラ部２０によって生成された動画データを取得すると、データバッファ７０にバッファした後、複数のフラグメントに分割して、データメモリ５０（内蔵メモリ）またはメモリカードＭＣ（外部メモリ）に書き込む。 - 特許庁 - Also, a memory reading control section 32 detects a buffer memory from which the data can be read from among the memories 15A-15N, reads out the special reproduction data from the memory 15N on the basis of the information of the DTS of the memory 15N which is readable.
また、メモリ読み出し制御部３２は、バッファメモリ１５Ａ乃至１５Ｎから、読み出し可能なバッファメモリを検出し、読み出し可能なバッファメモリ１５ＮのDTSの情報に基づいて、バッファメモリ１５Ｎから特殊再生用データを読み出す。 - 特許庁 - The displacement section 204 reads the image data corresponding to a single block section from the buffer memory and outputs the image data to an encoding section 205.
置換部２０４は、バッファメモリから１ブロック分に画像データを読込み、符号化部２０５に出力する。 - 特許庁 - A variable and a graphics command buffer 812 are arranged by allocating a part of a main memory 112.
主メモリ１１２の一部を割り付けることによって、可変数、可変サイズのグラフィクスコマンドバッファ８１２を設ける。 - 特許庁 - When both image data are different from each other, the image data held by the frame buffer 12 is stored in a memory card 91.
双方の画像データが相違した場合、フレームバッファ１２が保持する画像データをメモリカード９１に蓄積する。 - 特許庁 - This device is constituted of a general computer and a disk device, and a buffer memory is prepared on the main storage of the general computer.
汎用コンピュータとディスク装置とから構成され、汎用コンピュータの主記憶上にバッファメモリを用意する。 - 特許庁 - Address data are inputted to an address register 13 through a pad 11 and an input buffer 12 and used to read and write a memory core 22.
アドレスデータはパッド、入力バッファを通してアドレスレジスタに取り込まれ、メモリコアのリード、ライト動作に使用される。 - 特許庁 - Input pattern data IP and output expected value data EP are stored in a buffer of a memory dedicated tester 30.
メモリ専用テスタ３０のバッファには、入力パターンデータＩＰと出力期待値データＥＰとが格納されている。 - 特許庁 - The buffer memory 207 is provided with a storage area for through-image data and a storage area for freeze image data respectively.
バッファ用メモリ２０７はスルー画データ用格納領域とフリーズ画データ用格納領域がそれぞれ設けられる。 - 特許庁 - To provide a page buffer for a nonvolatile memory device which can suppress coupling capacitance between sensing nodes.
センシングノード間のカップリングキャパシタンスを抑制することが可能な不揮発性メモリ素子のページバッファを提供する。 - 特許庁 - To reduce occupancy area of a page buffer circuit, while to improve an operation performance, in a flash memory apparatus.
フラッシュメモリ装置において、ページバッファ回路の占有面積を小さくするとともに動作性能を改善する。 - 特許庁 - A write time managing memory 140 manages the write time in correspondence with each area of the cell buffer.
セルバッファの各領域と対応づけて、その書き込み時刻を管理する書込時刻管理メモリ１４０を設ける。 - 特許庁 - The message control section 133 also stores a pointer indicating memory positions of these messages into a ring buffer 134.
また、メッセージ制御部１３３は、これらのメッセージの記憶位置を示すポインタをリングバッファ１３４に格納する。 - 特許庁 - A system controller 32 stores data read from an optical disk 10 and previously read data in a buffer memory 38.
システムコントローラ３２は、光ディスク１０から読み出したデータ及び先読みしたデータをバッファメモリ３８に格納する。 - 特許庁 - The semiconductor memory device having the data output buffer switching its operating mode according to its operating frequency is disclosed.
動作周波数に応じてモードが転換されるデータ出力バッファを含む半導体メモリ装置が開示される。 - 特許庁 - To prevent overflow of a buffer memory in recording data on a recording medium having alternative blocks.
代替ブロックを有する記録媒体へのデータ記録において、バッファメモリのオーバーフロー等の異常の発生を防止する。 - 特許庁 - To reduce the required memory capacity (buffer capacity).
必要なメモリ量（バッファ容量）を少なくすることのできる信号処理装置および信号処理方法を提供する。 - 特許庁 - At this time, the main control part 131 saves master data received through a portable telephone 140 as well in the buffer memory.
この際、メインコントロール部１３１は、携帯電話機１４０を介して受信したマスタデータもバッファメモリに保存する。 - 特許庁 - An A/D convertor 26 converts the reflected wave into a digital signal and stores it as detected information into a buffer memory 24.
Ａ／Ｄ変換部２６は反射波をデジタル信号に変換し、探知情報としてバッファメモリ２４に格納する。 - 特許庁 - To reduce power consumption in a buffer memory device for compensating the speed (operation frequency) difference of data transmission and processing.
データ伝送や処理の速度（動作周波数）差を補償するバッファメモリ装置において、消費電力を削減する。 - 特許庁 - To decrease a required buffer memory capacity while reducing the influence of a calculation error in error diffusion processing.
誤差拡散処理の際の演算誤差の影響を低減しつつ、必要となるバッファメモリの容量を削減する。 - 特許庁 - An amount with a single word of information bit is read from a memory 103 at in one stroke and is accumulated in the buffer register 109.
バッファレジスタ１０９には、メモリ１０３から、１ワード分の情報ビットを一度に読み出し、蓄積する。 - 特許庁 - When the shutter button is pressed, still image photography processing is performed, and obtained photographic image data are stored in a buffer memory.
シャッタボタンが押下されると、静止画撮影処理を行い、該得られた撮影画像データをバッファメモリに記憶させる。 - 特許庁 - A system controller 17 acquires a maximum bit rate for every disk information read time, and stores it in a buffer memory 15.
システムコントローラ１７は、ディスク情報読み取り時間毎に、最大ビットレートを取得し、バッファメモリ１５に格納する。 - 特許庁 - To provide an image processing system capable of magnification processing with no buffer memory provided which is dedicated for magnification/reduction.
拡大縮小専用のバッファメモリを設けることなく変倍処理可能な画像処理装置を提供する。 - 特許庁 - At the first bypass mode, data is transferred from the communication task 11 through the second buffer memory 22 without passing through HDD 10.
第１バイパスモードでは、HDD１０を経由せず、通信タスク１１から第２バッファメモリ２２を介してデータを転送する。 - 特許庁 - To provide an efficient image forming device with a memory for a display buffer having a required minimum capacity.
表示用バッファのためのメモリを必要最低限にした効率のよい画像形成装置を提供することである。 - 特許庁 - This data temporary storing circuit is provided with a control MPU(micro processor unit), a temporary buffer memory, a disk interface and a magnetic disk.
データ一時格納回路は、制御ＭＰＵと、一時バッファーメモリと、ディスクインターフェースと、磁気ディスクとを備えている。 - 特許庁 - A write signal 24 showing a data rate when the decoded data 21 is written in the buffer memory 8 is output.
復調データ（２１）をバッファメモリ（８）に書き込むときのデータレートを示す書き込み信号（２４）を出力する。 - 特許庁 - The nonvolatile semiconductor memory device has a wired-OR structure in which the data transmission from the defective page buffer is blocked.
欠陥ページバッファーからのデータ伝送が遮断されるワイヤードオア構造の不揮発性半導体メモリ装置である。 - 特許庁 - Signal data corresponding to a buffer ID recorded in the record RL on the memory are considered as a packet for position detection.
レコードRLに記録されているバッファIDに該当する、メモリ上の信号データを位置検出用のパケットとみなす。 - 特許庁 - The compression data 40C are transferred to an original image data buffer 26a of the main memory 26 and temporarily stored therein.
その圧縮データ４０Ｃは主メモリ２６の原画像データバッファ２６ａに転送され一時的に記憶される。 - 特許庁 - This device has a standard bus 1, plural flash memories 4, a write buffer memory 5 for temporarily holding data and a processor 2.
標準バス１、複数個のフラッシュメモリ４、データを一時保持するためのライトバッファメモリ５、プロセッサ２を有する。 - 特許庁 - The still picture processing section 13 performs image expansion processing as reproduction data and stores the result to a buffer memory 14.
静止画処理部１３は、再生用データとして画像伸張処理を実行して，バッファメモリ１４に格納する。 - 特許庁 - A selector 29 reads the effective packet from a buffer memory 21, and reads the null packet from a null packet generating circuit 28.
セレクタ２９は、バッファメモリ２１から有効パケットを読み出し、ヌルパケット発生回路２８からヌルパケットを読み出す。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
