「buffer memory」を含む例文一覧(3204)

＜前へ 1 2 .... 18 19 20 21 22 23 24 25 26 .... 64 65 次へ＞
  • A buffer 2 for drawing stores image data read from a sprite memory 1 and provides the drawing processing part 4 with the image data.
    描画用バッファ部２は、スプライトメモリ１から読み出された画像データを記憶し、描画処理部４に提供する。 - 特許庁
  • Video data in the texture memory is automatically updated by a frame frequency of the video data by switching of a double buffer.
    テクスチャーメモリー中の映像データはダブルバッファの切り替えにより、映像データのフレーム周波数で自動的に更新される。 - 特許庁
  • When the packet arrives, the header thereof is stored in a buffer memory 15 and the first part of that stored header is analyzed.
    パケットが到着すると、そのヘッダはバッファメモリ（１５）に記憶され、前記記憶されたヘッダの第１部分が解析される。 - 特許庁
  • To provide a stereo matching device for which a small buffer memory for image conversion is sufficient, capable of starting early stereo matching processing.
    小さな画像変換用バッファメモリで済み、かつ、早期にステレオマッチング処理を開始できるステレオマッチング装置を提供する。 - 特許庁
  • WIRED-OR TYPE PAGE BUFFER HAVING CACHE FUNCTION, NONVOLATILE SEMICONDUCTOR MEMORY DEVICE COMPRISING THE SAME AND ITS DRIVING METHOD
    キャッシュ機能を有するワイアードオアタイプのページバッファとこれを含む不揮発性半導体メモリ装置、およびその駆動方法 - 特許庁
  • The data multiplexer transfers read-data from a memory cell array selected by the bank selecting signal to the input/output buffer.
    データマルチプレクサは、バンクセレクト信号により選択されたメモリセルアレイからのリードデータを入出力バッファに転送する。 - 特許庁
  • An image expanding part 27 expands the intermediate data formed on the buffer 26 to bitmap data on a page memory 28.
    画像展開部２７は、中間バッファ２６上に形成された中間データをページメモリ２８上でビットマップデータに展開する。 - 特許庁
  • Then, the buffer cache managing part 4 directly transfers the provided data to the memory area managed by the said user program.
    そして、バッファキャッシュ管理部４は、得られたデータを前記ユーザプログラムの管理するメモリ領域へ直接に転送する。 - 特許庁
  • The SDRAM memory controller 110 reads data from a page, and stores the data in a prefetch buffer.
    ＳＤＲＡＭメモリコントローラー１１０は、ＳＤＲＡＭメモリコントローラー１１０がページからデータをリードしそのデータをプリフェッチバッファに記憶する。 - 特許庁
  • An A/D converter 26 converts the reflection signals into digital signals and stores them as detection information in a buffer memory 24.
    Ａ／Ｄ変換部２６はその反射信号をデジタル信号に変換し、探知情報としてバッファメモリ２４に格納する。 - 特許庁
  • Return a new read-only buffer object that reads from a specified location in memory, with a specified size.
    メモリ上の指定された場所から指定されたサイズのデータを読み出せる、新たな読み出し専用バッファオブジェクトを返します。 - Python
  • Return a tuple (address, length) giving the current memory address and the length in elements of the buffer used to holdarray's contents.
    アレイの内容を記憶するために使っているバッファの、現在のメモリアドレスと要素数の入ったタプル(address, length) を返します。 - Python
  • A system control section refers to a buffer memory management table and determines a value of a BUFF1_NUM to be a fixed or variable value depending on a setting photographing mode.
    バッファメモリ管理テーブルを参照し、設定された撮影モードからBUFF1_NUMの値が固定的または可変値として定まる。 - 特許庁
  • One pack of character information, which is reproduced from a read-in area of a disk and then decoded, is stored in a buffer of a memory part.
    ディスクのリードイン領域から再生され、復号された文字情報の１パックがメモリ部のバッファに格納される。 - 特許庁
  • A signal read out by a rotary head is processed in a reproduced signal-processing section 1 to temporarily stored in a buffer memory 4.
    回転ヘッドにより読み出された信号は再生信号処理部１で処理され、バッファメモリ４に一時格納される。 - 特許庁
  • Once the decoding is allowed, a decoder 143 decodes the image data held in the buffer 142 and holds them in a frame memory 144.
    デコードを許可されると、デコーダ１４３は、バッファ１４２に保持された画像データをデコードし、フレームメモリ１４４に保持する。 - 特許庁
  • A data conversion circuit 14 is provided with: an interleaving section 30; a key signal calculation section 31; a buffer memory 32; and an interpolation section 33.
    データ変換回路１４は、間引き部３０、キー信号算出部３１、バッファメモリ３２および補間部３３を備える。 - 特許庁
  • The image decoding apparatus comprises an arithmetic coding/decoding unit 102, a variable length coding/decoding unit 112, and a shared buffer memory 106.
    算術符号復号部１０２と、可変長符号復号部１１２と、共有のバッファメモリ１０６とを備えている。 - 特許庁
  • A driver recorder 1 is provided with a camera 2, a buffer memory 4 and a recording part 5 for recording image data.
    本発明に係るドライブレコーダ１は、カメラ２とバッファメモリ４と画像データを記録可能な記録部５とを有している。 - 特許庁
  • A replacement object block indicating means 126 indicates the block of a data replacement object in a buffer memory 12 by a read pointer R-PTR.
    置換対象ブロック指示手段１２６は、バッファメモリ１２内のデータ置換対象のブロックをリードポインタR-PTRにより指示する。 - 特許庁
  • A reception value memory 601 of a connection memory 514 stores the reception values continuously read by the input buffer 513 and reads every P stored reception values.
    連結メモリ５１４の受信値メモリ６０１は、入力バッファ５１３により連続的に読み出される受信値を記憶し、記憶している受信値をＰ個ごとに読み出す。 - 特許庁
  • A nonvolatile memory write-back means writes the updated storage contents of the rewrite unit block 15 back from the rewrite buffer area 21 to the nonvolatile memory 5.
    不揮発性メモリ書き戻し手段は更新処理がなされた書き換え単位ブロック１５の記憶内容を、書き換えバッファ領域２１から不揮発性メモリ５に書き戻す。 - 特許庁
  • A node address correspondence means 1a-6, when a memory address is input, outputs a node address corresponding to a data buffer 1a-3-2a-n including the memory address.
    ノード番地対応手段１ａ−６は、メモリ番地を入力されると、該メモリ番地を含むデータバッファ１ａ−３−２ａ〜ｎと対応づけられたノード番地を出力する。 - 特許庁
  • A bit line of a memory cell array 1 is provided with a page buffer 2 for holding data of one page to be written in a non-volatile memory cell selected by a page address signal.
    メモリセルアレイ１のビット線には、ページアドレス信号により選択される不揮発性メモリセルに書き込むべき１ページ分のデータを保持するためのページバッファ２が設けられる。 - 特許庁
  • A data array part 11A has a memory 11AA including a plurality of first word lines and a first sense amplifier, a DQ buffer 11AB performs write-in/read-out for the memory 11AA.
    データアレイ部１１Ａは複数の第１ワード線と第１センスアンプを含むメモリ１１ＡＡを有し、ＤＱバッファ１１ＡＢはメモリ１１ＡＡに対し書き込み／読み出しを行う。 - 特許庁
  • An exemplary system (38) includes: a memory (43) for storing radar reflectance data in a three-dimensional buffer; a display device (44); and a processor (42) for performing data communication with the memory (43) and the display device (44).
    典型的なシステム（38）は、レーダー反射データを三次元バッファに格納するメモリ（43）と、表示装置（44）と、メモリおよび表示装置とデータ通信するプロセッサ（42）とを含む。 - 特許庁
  • Echoes received by a radar antenna are stored in a buffer memory 13, the echo data is coordinate-converted for display, and stored in a memory 16 for display as trail data.
    レーダアンテナにより受信されたエコーがバッファメモリ１３に記憶され、このエコーデータは表示のために座標変換され、表示用メモリ１６に航跡データとして記憶される。 - 特許庁
  • To classify a register in charge of an upper side memory and a register in charge of a lower side memory by locating a page buffer to a center part of a plane according to the necessity.
    前述の必要性により頁バッファをプレーンの中央部に位置させ、上側メモリを担当するレジスタと下側メモリを担当するレジスタを区分させること。 - 特許庁
  • This procedure can reduce a memory band that accesses the error buffer 238 while reducing the capacity of the relay memory 214, and therefore significantly reduce mounting cost for hardware.
    これにより、遅延メモリ２１４の容量を削減しつつ、誤差バッファ２３８にアクセスするメモリ帯域を削減することができ、ハードウェアの実装コストを大幅に削減可能となる。 - 特許庁
  • To improve the throughput of a controller by eliminating a memory request stored in a buffer for a long period of time even if the number of memory requests issued by a host device is small.
    上位装置から発行されるメモリリクエストの数が少ない場合であっても、長期間バッファに格納されるメモリリクエストをなくし、装置のスループットを向上させる。 - 特許庁
  • A compressing memory having a memory amount estimated from an amount of compressed data of a previous page is allotted at each page after a second page, and the remaining region is allotted to the band buffer (Figs. 3(c) and 3(d)).
    ２ページ目以降の各ページで、前ページの圧縮データ量より予想したメモリ量の圧縮メモリを割当て、残りの領域をバンドバッファに割り当てる（図３（ｃ），（ｄ））。 - 特許庁
  • In a memory controller, an address part of a read command is sequentially replaced with the index stored in the index buffer, and the read command is continuously transferred to the memory 4.
    メモリコントローラでは、読み出しコマンドのアドレス部がインデックスバッファに格納されたインデックスに順次置き換えられ、読み出しコマンドが連続的にメモリ４に転送される。 - 特許庁
  • Next, data shown in the DMA transfer requirement are read from a memory 3b by a memory control part 3c in the data management part 3, and are stored in a buffer 3ca.
    次に、データ管理部３において、メモリ制御部３ｃにより、ＤＭＡ転送要求で示されたデータがメモリ３ｂから読み出され、バッファ３ｃａに格納される。 - 特許庁
  • When data is written in the buffer memory 11, a memory region is selected from the address storage means 12 in a predetermined order and an address of unnecessary data is made reselectable.
    バッファメモリ１１にデータを書き込むときアドレス記憶手段１２から所定の順番でメモリ領域を選択し、不要となったデータのアドレスを再選択可能にする。 - 特許庁
  • Then data of the photographed image are read out of the buffer memory 34 and recorded on the memory card M as a source image through a compression/expansion part 40 and the card I/F 41.
    次いで、バッファメモリ３４から撮影画像のデータが読み出され、原画像として圧縮・伸張部４０、カードＩ／Ｆ４１を介してメモリカードＭに記録される。 - 特許庁
  • To keep interchangeability with general purpose memory LSI using no line buffer or to prevent delay of memory access from increasing due to restriction of an input interval of a command.
    ラインバッファを使用していない汎用メモリＬＳＩとの互換性の維持が可能であるか、又は、コマンドの入力間隔の制限によりメモリアクセス遅延の増大の回避。 - 特許庁
  • HETEROGENEOUS COMPUTING SYSTEM INCLUDING SWITCH/NETWORK ADAPTER PORT INTERFACE UTILIZING LOAD REDUCED DUAL-INLINE-MEMORY MODULE (LR-DIMM) HAVING ISOLATION MEMORY BUFFER BUILT IN
    アイソレーションメモリバッファを組み込んだロードリデュースド・デュアル・インライン・メモリ・モジュール（ＬＲ−ＤＩＭＭ）を利用したスイッチ／ネットワークアダプタ・ポートインターフェースを含むヘテロジニアスコンピューティングシステム - 特許庁
  • Namely, even when the size of the page buffer of the nonvolatile semiconductor memory is large, compatibility to the existing system can be maintained by using the memory controller.
    すなわち、不揮発性半導体メモリのページバッファのサイズが大きい場合にも、本発明のメモリコントローラを使用することで、既存のシステムに対する互換性を維持できる。 - 特許庁
  • The respective teletext data are temporarily stored in a buffer memory and program information of the data is sequentially transferred to a program information memory and stored therein.
    各々選局された文字放送データはバッファメモリ１７ｄに一時的に記憶され、このうちの番組情報は逐次番組情報メモリ１７ｊに転送して記憶される。 - 特許庁
  • When the rotation is over at the part 2, all image data stored in the buffer 13 are sent by wireless to a memory image processor 21 and then written into an image memory 22.
    ＣＣＤ格納部２の回転終了後に、入力画像バッファ１３内の全画像データをメモリ画像プロセッサ２１へワイヤレス送信し、画像メモリ２２に書き込ませる。 - 特許庁
  • When the compressing processing of picture data is finished, an area picture data occupies within a buffer memory is reduced, thereby a new operation area is secured in the memory 30.
    メインＣＰＵ２１は、半押しスイッチ２２のオン操作に続いてレリーズスイッチ２３のオン操作が入力されるとＬＣＤモニター３の被写体像表示をブラックアウト表示にする。 - 特許庁
  • A memory test system is disclosed in which easy function tests are carried out once or twice first to obtain fail bit data, and an OR calculation result of the obtained fail bit data is stored in a buffer memory B108.
    メモリテストシステムは、最初に１〜２回のイージーファンクションテストを行って、得られたフェイルビットデータのＯＲ演算結果をバッファメモリＢ１０８に記憶しておく。 - 特許庁
  • In the case of the personal computer, animation data are sent from an animation buffer memory 24 to a send-back image memory 26, and a synchronizing signal is added to the animation data, and sent back from a broadband modem 13 by streaming.
    パソコンの場合、動画バッファメモリ２４から動画データが返送画像メモリ２６に送られ同期信号を付加されてブロードバンドモデム１３からストリーミング送信される。 - 特許庁
  • The system controller 203a then makes copy back to the update data on the cache line in the memory 204a, to which the instruction is issued, into a takeover buffer memory 214a.
    続いて、システムコントローラ２０３ａは、コピーバックインバリデート指示が行われたキャッシュメモリ２０４ａにおけるキャッシュラインの更新データを引継ぎ用バッファメモリ２１４ａにコピーバックする。 - 特許庁
  • A video recording apparatus is configured to transfer input video data to an HDD 13 via a CF memory 17, wherein the CF memory 17 is managed/controlled as a FIFO type ring buffer.
    入力映像データがＣＦメモリ１７を経由してＨＤＤ１３へ転送される構成とし、ＣＦメモリ１７はＦＩＦＯ方式のリングバッファとして管理・制御される。 - 特許庁
  • The buffer memory 207 is respectively provided with the 'image 1' area and an 'image 2' area that reads a photographed image stored in a memory 208 and stores it.
    バッファ用メモリ２０７には「画像１」用領域と、メモリ２０８に記録されている撮影画像を読み出して格納する「画像２」用領域とがそれぞれ設けられる。 - 特許庁
  • A scene change detection circuit 26 detects the presence/absence of scene change from present frame data fed from the memory 24 and the data of two frames before fed from a buffer memory 48.
    シーンチェンジ検出回路２６は、メモリ２４からの現在のフレームでーた及びバッファメモリ４８からの直前の２フレームのデータから、シーンチェンジの有無を検出する。 - 特許庁
  • When inputting the rewriting command to one semiconductor memory chip, data of whole sectors of constituting a block including a sector of a rewriting object, is transferred to the buffer memory 16.
    一方の半導体メモリチップに書き換え命令が入力されると、書き換え対象のセクタを含むブロックを構成する全てのセクタのデータをバッファメモリ１６に転送する。 - 特許庁
  • A plurality of protocol generators access the same memory block, a great number of streams are generated by a single copy from contents located in the large-scale memory buffer array.
    複数のプロトコルスタックジェネレータが同じメモリブロックにアクセスすることで、多くのストリームを大規模メモリバッファアレイにあるコンテンツからのシングルコピーで生成することができるようになる。 - 特許庁
  • Then, an imaging system such as a CCD 2 is started, and consecutive photographing is performed until the image memory 6B of the buffer memory becomes full while the release switch 12 is depressed.
    次にＣＣＤ２などの撮像系が立ち上がり、レリーズスイッチ１２を押している間はバッファメモリ６の画像メモリ６Ｂが一杯になるまで連続撮影が行われる。 - 特許庁
＜前へ 1 2 .... 18 19 20 21 22 23 24 25 26 .... 64 65 次へ＞

例文データの著作権について