「buffer memory」を含む例文一覧(3204)
＜前へ 1 2 .... 22 23 24 25 26 27 28 29 30 .... 64 65 次へ＞- When the instruction to start the reproduction of a track consisting of plural parts dispersedly stored in a mini-disk is received, data are successively read out from the top part and stored in a semiconductor memory which is a buffer memory.
ミニディスクに分散して記憶された複数のパートからなるトラックの再生開始指示を受けると、先頭のパートから順次データを読み出しバッファメモリである半導体メモリに記憶する。 - 特許庁 - Packet data read out of the memory 23 for transmission and reception are transferred among a plurality of buffers 24, 25, and 26 one after another and copied from the processing buffer 26 to the memory 23 for transmission and reception.
送受信用メモリ２３から読み出したパケットデータを複数のバッファ２４，２５，２６間を順次転送し、処理バッファ２６から送受信用メモリ２３にパケットデータをコピーする。 - 特許庁 - This electronic dictionary is provided with a memory storing a change in the dictionary mode and a means erasing the character data stored in an input buffer by responding to the character input key according to the contents of the memory.
辞書モードの変更を記憶するメモリと、このメモリの内容に応じて文字入力キーに応答して入力バッファに格納された文字データを消去する手段を備えた。 - 特許庁 - The DRAM 9 stores JPEG data reproduced from the external storage medium 11, applies JPEG expansion to the data and an LCD 8 displays the expanded image via the memory controller 5 and a buffer memory 6.
外部記憶媒体１１から再生したＪＰＥＧデータをＤＲＡＭ９に記憶し、次にＪＰＥＧ伸張し、メモリコントローラ５、バッファメモリ６を介してＬＣＤ８により表示する。 - 特許庁 - The flash memory system is provided with a connector 1 for connection, a CPU 2, two flash memories 3 and 4, a buffer memory 5, two memories 6 and 7 for logical/physical address conversion, and an ECC circuit 8.
フラッシュメモリシステムには、接続用コネクタ１と、ＣＰＵ２と、２つのフラッシュメモリ３、４と、バッファメモリ５と、２つの論理／物理アドレス変換用メモリ６、７と、ＥＣＣ回路８とが設けられている。 - 特許庁 - A microprocessor 8 stores the data in a first memory 4 when the sector data stored in the write buffer is sector data of an odd number, and stores the data in a second memory 5 when the sector data is sector data of an even number.
マイクロプロセッサ８は、ライトバッファに格納されたセクタデータが奇数番目のセクタデータの場合には第１のメモリ４に、偶数番目のセクタデータの場合には第２のメモリ５に格納する。 - 特許庁 - This air conditioning control system 100 for controlling the air conditioning by the air conditioner 1 by executing a control program, comprises a flash memory 20, a buffer memory 50 and a CPU 30.
制御プログラムを実行することで空調装置１の空調制御を行う空調制御システム１００であって、フラッシュメモリ２０と、バッファメモリ５０と、ＣＰＵ３０とを備えている。 - 特許庁 - A microprocessor 8 stores the sector data stored in the write buffer in a first memory when the sector data is odd number sector data and the sector data in a second memory 5 when the sector data is even number sector data.
マイクロプロセッサ８は、ライトバッファに格納されたセクタデータが奇数番目のセクタデータの場合には第１のメモリ４に、偶数番目のセクタデータの場合には第２のメモリ５に格納する。 - 特許庁 - A compressing/extending part 22 compresses an SDI data and reduces the internal data transferring amount, while using a buffer memory 23 for converting a data rate in common as a memory for compression processing.
圧縮／伸長部２２は、データレート変換用のバッファメモリ２３を圧縮処理用のメモリとして共用化して用い、ＳＤＩデータを圧縮し、内部のデータ転送量を減らす。 - 特許庁 - The interface unit includes a processor that operates as a state machine and a buffer output memory unit for buffering a data group between the processor and the direct memory access unit of the data processing units.
インターフェース・ユニットは、状態機械として作用するプロセッサと、このプロセッサとデータ処理ユニットの直接メモリ・アクセス・ユニットとの間でデータ群をバッファするバッファ出力メモリ・ユニットとを含む。 - 特許庁 - A microprocessor 8 stores the sector data in a first memory 4 if the sector data stored in the write buffer is odd-numbered, and in a second memory 5 if the data is even-numbered.
マイクロプロセッサ８は、ライトバッファに格納されたセクタデータが奇数番目のセクタデータの場合には第１のメモリ４に、偶数番目のセクタデータの場合には第２のメモリ５に格納する。 - 特許庁 - When a flash memory of dual work is constituted using two chips of the memory device, the input buffer 13 and an address signal A19 processing logic circuit 14 are set to a enable-state.
同記憶装置を２チップ用いて、デュアルワークのフラッシュメモリを構成する場合は、入力バッファ１３及びアドレス信号A19加工論理回路１４がイネーブル状態に設定される。 - 特許庁 - A first bus 11 and a second bus 12 are connected to each other via a bus repeater 13 having a buffer memory; and DMA (direct memory access) controllers 22 and 27 are connected to the buses 11 and 12, respectively.
第１のバス１１と第２のバス１２とはバッファメモリを有するバス中継器１３を介して接続され、各バス１１、１２にはＤＭＡ（ダイレクトメモリアクセス）コントローラ２２、２７が接続される。 - 特許庁 - When the user depresses the shutter key or when 30 seconds elapses after moving picture photographing is started, moving picture data stored in the buffer memory is recorded in the memory card 12.
そして、ユーザによりシャッターボタンが押下された場合、又は、動画撮影を開始してから３０秒経過した場合には、バッファメモリに記憶されている動画データをメモリ・カード１２に記録する。 - 特許庁 - The ISIROM 100 has an internal memory for storing image data from an imaging pixel array 400, and an image buffer in the internal memory is automatically filled with image data from the imaging pixel array during operation.
ＩＳＩＲＯＭは撮像画素アレイからの画像データを格納する内部メモリを備え、動作時には内部メモリ内の画像バッファが撮像画素アレイからの画像データで自動的に満たされる。 - 特許庁 - When the reproducing start of a track consisting of plural parts dispersedly stored in a mini-disk is instructed, the data are read out successively from a top part to be stored in a semiconductor memory being a read-out buffer memory.
ミニディスクに分散して記憶された複数のパートからなるトラックの再生開始指示を受けると、先頭のパートから順次データを読み出しバッファメモリである半導体メモリに記憶する。 - 特許庁 - The buffer memory 106 is a shared memory that is composed of a DRAM, for example, and exchanges (delivers) data between the arithmetic coding/decoding unit 102 and the variable length coding/decoding unit 112.
バッファメモリ１０６は、例えばＤＲＡＭで構成されていて、算術符号復号部１０２及び可変長符号復号部１１２の間でデータの授受（受け渡し）を行う共有のメモリである。 - 特許庁 - To reduce the capacity of a buffer FIFO by suppressing an increase in memory access latency that each master suffers even if memory access from a plurality of masters conflicts.
複数のマスタからのメモリアクセスが競合した場合にも、それぞれのマスタが蒙るメモリアクセスレイテンシの増加を抑制し、緩衝ＦＩＦＯの容量を削減できるようにすることを課題とする。 - 特許庁 - A host computer 10 having an SDRAM I/F and a first data buffer and an SDRAM 12 are connected to a system bus 11, and a NAND flash memory 13 is connected to the system bus 11 through a NAND memory controller 20.
SDRAM I/F および第１のデータバッファを有するホストコンピュータ１０、SDRAM １２がシステムバス１１に接続され、システムバスにはNANDメモリコントローラ２０を介してNANDフラッシュメモリ１３が接続されている。 - 特許庁 - A compressing/extending part 22 compresses an SDI data and reduces the internal data transferring amount by using a buffer memory 23 for converting a data rate, in common as a memory for compression processing.
圧縮／伸長部２２は、データレート変換用のバッファメモリ２３を圧縮処理用のメモリとして共用化して用い、ＳＤＩデータを圧縮し、内部のデータ転送量を減らす。 - 特許庁 - In a facsimile equipment 1, reception picture data are decoded by an encoding/decoding part 13 and expanded on a page memory of a buffer memory 16 and is transferred to a plotter 4 and is recorded out by a plotter 4.
ファクシミリ装置１は、受信画像データを符号化・復号化部１３で復号化してバッファメモリ１６のページメモリに展開した後、プロッタ４に転送してプロッタ４で記録出力する。 - 特許庁 - A buffering control part 3 reads from the sprite memory 1 image data which has the possibility of being used in bilinear filter processing and is not stored in the buffer 2 for drawing and stores the image data in the buffer 2 for drawing.
バッファリング制御部３は、バイリニアフィルタ処理に使用される可能性があり、かつ、描画用バッファ部２に格納されていない画像データをスプライトメモリ１から読み出し、描画用バッファ部２に格納する。 - 特許庁 - The input buffer DMA-transfers, through the input interface, received data to the memory; when the data does not reach the maximum packet size, the input buffer generates an interrupt signal 2 indicative of the completion of reception.
入力バッファは、入力インターフェースを介して受信したデータをメモリにＤＭＡ転送し、データが最大のパケットサイズに満たないときは、受信の終了を示す割り込み信号(2)を発生する。 - 特許庁 - After that, a DMA controller 119 applies DMA transfer to the cluster outputted from the buffer circuit 11 to the main memory 109, in which the cluster is alternately stored in buffer areas 13A, 13B.
その後、バッファ回路１１が出力したクラスタは、ＤＭＡコントローラ１１９により、主メモリ１０９にＤＭＡ転送されバッファ領域１３Ａ，１３Ｂにフレーム単位で交互に格納される。 - 特許庁 - Thus, the input output device 30 requires no memory read processing that reads contents of the channel program 21 to obtain the data transmission buffer addresses 40 and the data reception buffer addresses 41 at its data transmission reception.
これにより、入出力装置３０がデータ送受信時にデータ送信バッファアドレス４０及びデータ受信バッファアドレス４１を得るためにチャネルプログラム２１の内容を読出すメモリリ−ドが不要となる。 - 特許庁 - When a CPU 100 reads picture data from a buffer block in which any data are never written, a memory controller 12 returns preliminarily stored initial data without reading any picture data from a picture buffer 140.
ＣＰＵ１００が、一度も書き込まれていないバッファブロックから画像データを読み出す場合には、メモリコントローラ１２は画像バッファ１４０からは画像データを読み出さずに、予め記憶した初期データを返す。 - 特許庁 - The semiconductor memory includes a first pad, a second pad arranged adjacently to the first pad, a first output buffer connected to the first pad, and a second output buffer connected to the second pad.
半導体メモリは、第１パッドと、第１パッドに隣接して配置される第２パッドと、第１パッドに接続される第１出力バッファと、第２パッドに接続される第２出力バッファとを有している。 - 特許庁 - When the number of bits of one pixel is denoted as p, the number of bits per memory access is denoted as m and a common multiple of p and m is denoted as c, after storing data for c/m in the main scanning direction in the buffer, the data is read from the buffer.
１画素のビット数をｐ、メモリアクセス単位のビット数をｍ、ｐ及びｍの公倍数をｃとすると、バッファに主走査方向ｃ／ｍ分のデータを格納した後に、そのバッファより読み出す。 - 特許庁 - A memory controller 228 and an I/F section 222 cooperatively control the writing and reading of data to and from line buffer memories 226 while monitoring empty addresses of the line buffer memories 226 on the basis of a line synchronous signal LS.
メモリコントローラ２２８とＩ／Ｆ部２２２は、協働して、ラインバッファメモリ群２２６の空きアドレスを監視しながら、ライン同期信号ＬＳに基づいてラインバッファメモリ群２２６へのデータ書込みや読出し制御する。 - 特許庁 - To provide a method and device for a buffer sharing with other devices that can expand a frame buffer memory, without replacing devices.
本発明は他装置とのバッファ共有方法及び装置に関し、装置交換することなしにフレームバッファメモリの拡張が可能な他装置とのバッファ共有方法及び装置を提供することを目的としている。 - 特許庁 - Then the DMA control circuit 12 divides data to be transferred by the number of buffer memories 16 to 18 and outputs the start address of the divided data to respective buffer memory control circuits 13 to 15.
設定終了後、ＤＭＡ制御回路１２は転送するデータをバッファメモリ１６〜１８の数量だけ分割し、分割したデータのスタートアドレスを各バッファメモリ制御回路１３〜１５に出力する。 - 特許庁 - When a state in which buffer underrun occurs in a buffer memory 13 at an address An during recording operation is brought on, the recording data of An (Sn) are recorded in an optical disk and recording is interrupted at An+1 (Sn+1) and afterward.
記録動作中にアドレスＡnにて、バッファメモリ１３にバッファアンダーランが発生する状態になったとすると、Ａn（Ｓn）の記録データは光ディスクに記録され、Ａn+1（Ｓn+1）からは記録が中断される。 - 特許庁 - The data transfer speed between a buffer memory 12 and the hard disc 9 is thereby enhanced while maintaining data reliability of the control data 101 weak against a data error, so as to reduce the generation rate of the overflow and the under flow in the buffer memory 12.
そのため、データ誤りに対して弱い管理データ１０１のデータ信頼性を維持しつつ、バッファメモリ１２とハードディスク装置９との間のデータ転送速度を向上することができ、バッファメモリ１２のオーバーフローや、アンダーフローの発生率を低減することができる。 - 特許庁 - The line buffer memory 24 adds an address to pixel data in the order of receiving as an increment, and the line buffer memory 25 adds the address to the pixel data on the contrary, and transmits the pixel data to the pulse forming part 201 by the reverse order to the case when the polygon mirror 103 is normally rotated.
ラインバッファメモリ２４は、受信した順に画素データにアドレスをインクリメントして付し、ラインバッファメモリ２５は、逆に画素データに対してアドレスを付し、ポリゴンミラー１０３が正回転している場合とは逆の順番で画素データをパルス生成部２０１に送信する。 - 特許庁 - The timing recovery device for the CAP/QAM MODEM including a equalizer filter, which is resigned to monitor movement of filter coefficients in a memory buffer and to adjust a relative position in the filter coefficients in the memory butter so that the coefficients are placed substantially at the center in the buffer.
ＣＡＰ／ＱＡＭモデム用のタイミング・リカバリ装置は、メモリ・バッファ内のフィルタ係数の移動をモニタし、係数がバッファ内で実質的に中心に置かれるようにメモリ・バッファ内でのフィルタ係数の相対的位置を調整するように設計された等化器フィルタを含む。 - 特許庁 - An image capture device 34 divides the first image output from the camera 32 into an upper image and a lower image, stores the upper image in a first buffer memory 36, and stores the lower image with reduced number of pixels in a second buffer memory 38.
画像キャプチャ装置３４は、カメラ３２から出力される第１画像を上部画像と下部画像とに分割し、上部画像を第１バッファメモリ３６に格納しかつ下部画像の画素数を削減した削減済み下部画像を第２バッファメモリ３８に格納する。 - 特許庁 - A moving image decoding apparatus (20) includes: a decoding processing part (18) capable of decoding the stream data fetched through a stream buffer (11); a frame memory (16) capable of holding decoded pictures; and a controller (17) for controlling the operation of the stream buffer and the frame memory.
動画像復号装置（２０）は、ストリームバッファ（１１）を介して取り込まれたストリームデータを復号可能な復号処理部（１８）と、復号されたピクチャを保持可能なフレームメモリ（１６）と、上記ストリームバッファ及び上記フレームメモリの動作を制御するコントローラ（１７）とを含む。 - 特許庁 - To provide a data transfer controller which enables data to be efficiently transferred between a data storage means and a buffer memory when transferring data between an input/output device and the data storage means through the buffer memory, and a data transfer control method.
バッファメモリを介して入出力デバイスとデータ記憶手段との間でデータ転送を行う場合に、データ記憶手段とバッファメモリとの間で効率良くデータを転送することができるデータ転送制御装置及びデータ転送制御方法を提供すること。 - 特許庁 - As readout control to a buffer memory in which reproduced data are temporarily stored, read is performed by using a read address RA for performing the read to access all the addresses in the buffer memory at a read speed of N-fold.
再生データが一時蓄積されるバッファメモリに対する読み出し制御として、Ｎ倍速による読み出し速度によってバッファメモリの全アドレスに対してアクセスする読み出しが行われるようにするための読み出しアドレスＲＡによって読み出しを行うようにされる。 - 特許庁 - When the buffer memory 38 becomes the FULL state while not receiving the all data, a timer is started by a system controller 32, and residual data are stored in a spare area of the buffer memory 38 before the timing to reset by the host device, then the standby state is interrupted.
バッファメモリ３８が全データを受信しないままＦＵＬＬ状態となった場合、システムコントローラ３２はタイマをスタートさせ、ホスト装置がリセットをかけるタイミングに達する前に残存データをバッファメモリ３８の予備領域に格納して待機状態を中断する。 - 特許庁 - In the method for recording the optical dick, when the remaining amount of data stored in a buffer memory is not sufficient (step S101) and when the data transfer from a PC (personal computer) is completed, the recording operation ends, after recording all of the data in the buffer memory (step S104).
光ディスク記録方法においては、バッファメモリに蓄積されたデータの残量が十分でない場合（ステップＳ１０１）であって、ＰＣからのデータ転送が完了している場合は、バッファメモリのデータを全て記録してから（ステップＳ１０４）、記録動作を終了する。 - 特許庁 - A controller 8 receives voice information from a host computer through an external interface 10, holds temporarily it in a buffer memory 9, divides voice information held in the buffer memory 9 into plural recording units, and records them in a track formed on a disk 11.
コントローラ８は、外部インタフェース１０を介してホストコンピュータから音声情報を受け取ってバッファメモリ９に一時的に保持し、バッファメモリ９に保持された音声情報を複数の記録単位に分割してディスク１１上に形成されたトラックに記録する。 - 特許庁 - The scan system conversion means includes a buffer memory and gives a control signal for stopping an output of the image data after the resolution conversion to the resolution conversion means in response to an acquisition request of the image data from the image compression means and a utilizing state of the buffer memory.
スキャン方式変換手段はバッファメモリを備え、画像圧縮手段からの画像データの取得の要求と、バッファメモリの利用状況とに応じて、解像度変換手段に、解像度変換後画像データの出力を停止させる制御信号を供給する。 - 特許庁 - A DMA control part 33 of an initiator 3 makes lead access request via a PCI (Peripheral Component Interconnect) bus 1, a control part 23 of a memory target device 2 which has determined that the lead access requests are made to the control part 23 itself stores lead data from a memory 4 into an inner buffer and executes burst transmission from the inner buffer.
イニシエータ３のDMA制御部３３からリードアクセス要求がPCIバス１を通して出され、それが自分への要求であると判断したメモリターゲットデバイス２の制御部２３は内部のバッファにメモリ４からのリードデータを格納し、そこからバースト転送する。 - 特許庁 - Moreover, since opening of a buffer memory is performed immediately after execution of write back, when read-modify-write processing is performed for a plurality of editing object regions in the same annual ring #3, data need not reread from the disk for the buffer memory, and consequently performance of the device is still not degraded.
また、バッファメモリの開放は、書き戻し実行直後になされるため、同一年輪＃３内の複数の編集対象領域に対するread-modify-write処理を行う際にも、バッファメモリに対してディスクからデータを読み直す必要が無く、装置のパフォーマンスが低下しない。 - 特許庁 - A system control part 19 determines the pulse signal MIR in each prescribed dot region and writes "1" in a buffer memory 24, when the pulse signal MIR output from the comparator 27 is "H" level, or writes "0" in a buffer memory 24 when the pulse signal MIR is "L" level.
システム制御部１９は、所定のドット領域毎にパルス信号ＭＩＲを判定し、コンパレータ２７から出力されるパルス信号ＭＩＲが“Ｈ”レベルである場合にはバッファメモリ２４に“１”を書き込む一方、“Ｌ”レベルである場合には“０”を書き込む。 - 特許庁 - Data of a recording source after the recording key is operated are stored in a buffer memory and, when the recording medium is positioned at the recordable position and recording is started, the data stored in the buffer memory are read and recorded in the recording medium.
また、録音キー操作時点以降の録音ソースのデータをバッファメモリに蓄積するようにして、記録媒体が記録可能位置に配置されて記録を開始するときには、このバッファメモリに蓄積されたデータを読み出して、記録媒体に記録していくようにする。 - 特許庁 - A memory card detection part 52 detects if a memory card 14 is connected to each one of a plurality of slots 20, a control signal generation part 62 outputs the memory card control signal to a buffer 68A arranged corresponding to each slots 20.
メモリカード検出部５２が、複数のスロット２０の各々にメモリカード１４が接続されたか否かを検出し、制御信号生成部６２が、各スロット２０に対応して設けられたバッファ６８Ａにメモリカード制御信号を出力する。 - 特許庁 - The cell array region Ar1 is appropriate as a buffer memory region suitable for frequently writing/reading, and the cell array region Ar2 is appropriate as a multivalent memory region of which data storage amount per a single memory cell is increased.
セルアレイ領域Ａｒ１は頻繁に書込／読出しを行うのに適したバッファメモリ領域として適しており、セルアレイ領域Ａｒ２は単一メモリセル当りのデータ記憶量を高くした多値記憶領域として適している。 - 特許庁 - When inserting a USB memory 35 into the waveform observing apparatus 1, the sixteenth and seventeenth measurement data preserved temporarily in a buffer memory 30 are filed, and stored in a body memory 31 in the stored state in the fourth measurement data file 004.
波形観測装置1にＵＳＢメモリ35を挿入すると、バッファメモリ30に一時保存されている第１６、第１７計測データがファイル化されて第４計測データファイル004に収容された状態で本体メモリ３１に格納される。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
