「buffer memory」を含む例文一覧(3204)
＜前へ 1 2 .... 25 26 27 28 29 30 31 32 33 .... 64 65 次へ＞- To provide a buffer device that can be used as a memory while it is connected between a multifunction peripheral or the like and a PC, when memory shortage occurs during various information processing (scanner processing, facsimile processing and the like) performed by the multifunction peripheral or the like, in addition to a function as a printer buffer.
複合機等とＰＣとの間に接続された状態で、プリンタバッファとしての機能に加えて、複合機等における各種情報処理（スキャナ処理、ファクス処理等）の途中でのメモリ不足の際のメモリとしても用いることができるバッファ装置を提供する。 - 特許庁 - The nonvolatile memory cell comprises: the memory transistor including a semiconductor film formed on a substrate, a buffer film, an organic ferroelectric film, and a gate electrode; and the driving transistor including the buffer film, a gate insulation film, and the gate electrode.
本発明による不揮発性メモリセルは、基板上に形成された半導体膜、バッファー膜、有機強誘電体膜及びゲート電極を含むメモリトランジスタと；前記基板上に形成された前記半導体膜、前記バッファー膜、ゲート絶縁膜及び前記ゲート電極を含む駆動トランジスタと；を備える。 - 特許庁 - A nonlinear displayed image distortion correction mechanism is provided which variably controls the display clock velocity of an image when an image having the horizontal nonlinear distortion is once input to a buffer memory 2 and then the image is output from the buffer memory 2, and the nonlinear displayed image distortion correction mechanism performs the nonlinear distortion.
水平方向の非線形歪を持った画像をいったんバッファメモリ２に入力し、そのバッファメモリ２から画像を取り出すときに、画像の表示クロックの速度を可変制御する非線形表示画像歪補償機構を用意して、非線形歪の是正を行う。 - 特許庁 - When a fraction less than 1ECC block is generated in the buffer memory 38, a system controller 32 requests the data for the amount of free space to the host device to store the data for the amount of 1ECC block in the buffer memory 38, then a data replenishment by the access to the optical disk 10 is evaded.
バッファメモリ３８に１ＥＣＣブロックに満たない端数が生じた場合、システムコントローラ３２は該空き容量分だけのデータをホスト装置に要求して１ＥＣＣブロック分のデータをバッファメモリ３８に格納し、光ディスク１０へのアクセスによるデータ補充を回避する。 - 特許庁 - Then a read of data from the drive device 10 to the buffer memory 13 is repeated to perform display by the display device 11, thereby smoothly scrolling display using the data read in the buffer memory 13 even if a transfer speed of the drive device 10 decreases.
そして、前記ドライブ装置１０からバッファメモリ１３へのデータの読み出しを繰り返し行って、ディスプレイ装置１１の表示を行うことにより、ドライブ装置１０の転送速度が遅れてもバッファメモリ１３に読み込んだデータを使用してスクロールをスムースに行うことができる。 - 特許庁 - AP 22 stores a command for gaining access to the file by a command I/O buffer in the memory space of the general purpose machine OS 2 in gaining access to the file and stores a channel program describing an instruction including a pointer to the command I/O buffer in the memory space of the general purpose machine OS 2.
AP22は、ファイルをアクセスする際、汎用機OS２のメモリ空間上のコマンド用I/O バッファに上記ファイルをアクセスするためのコマンドを格納すると共に、上記コマンド用I/O バッファへのポインタを含む指令を記述したチャネルプログラムを汎用機OS２のメモリ空間に格納する。 - 特許庁 - The burst read memory interface 105 is provided with an internal buffer for recoding and storing the information of a cache area and data for burst read, and when the pertinent read access is performed from the CPU 101 to any area beyond a cache area, burst read is operated for the memory 104, and the data are recorded and stored in the internal buffer.
バーストリードメモリインタフェイス１０５は内部に、キャッシュ領域の情報とバーストリード分のデータを記録保持する為の内部バッファを持ち、ＣＰＵ１０１からキャッシュ領域外に該当するリードアクセスがあった場合に、メモリ１０４に対してバーストリードを行い、内部バッファに記録保持する。 - 特許庁 - Meanwhile, when the hit is not made in the buffer 1, whether or not the corresponding data are stored in a cache memory 20, and when the corresponding data are stored, the data are read as load data and the load data read from the memory 20 are also stored in the buffer 1.
一方、ストアバッファでヒットしなかった場合には、キャッシュメモリ２０に該当するデータが格納されているか否かが判定され、該当するデータが格納されていた場合にはそのデータがロードデータとして読み出されるのと共に、このキャッシュメモリ２０から読み出されたロードデータをストアバッファ１に格納する。 - 特許庁 - Reading data DR read out from each sector of a recording medium together with a synchronizing pattern and re-synchronizing pattern are stored in a buffer memory 13, and these reading data DR are read out from the buffer memory 13, and error correction is carried out to produce error corrected data as the reproduced data.
記録媒体の各セクタから同期パターン及び再同期パターンとともに読み取った読み取りデータＤＲをバッファメモリ１３に格納し、該読み取りデータＤＲをバッファメモリ１３から読み出し、誤り訂正処理を施して誤り訂正済データを再生データとして生成する。 - 特許庁 - A period T1 obtained by dividing the capacity of a buffer memory 17 by a transfer rate (or a transfer rate of reproduced data) of the input data and a period T2 obtained by dividing the capacity of the buffer memory 17 by a recording rate (or a reproducing rate from the recording medium) to the recording medium are compared (S12).
バッファメモリ１７の容量を入力データの転送レート（または再生データの転送レート）で除算していえられる期間Ｔ１と、バッファメモリ１７の容量を記録媒体への記録レート（または記録媒体からの再生レート）で除算して得られる期間Ｔ２とが比較される（Ｓ１２）。 - 特許庁 - A reproduction standard model includes a pickup 102 for reading out real time data from a disc-shaped information recording medium, a buffer memory 103 for temporarily holding the real time data which has been read out by the pickup, and a decoding module 104 for reading out the real time data from the buffer memory 103 and processing the data.
再生標準モデルは、ディスク状情報記録媒体からリアルタイムデータを読み出すピックアップ（１０２）と、ピックアップにより読み出されたリアルタイムデータを一時的に保持するバッファメモリ（１０３）と、バッファメモリからリアルタイムデータを読み出して処理する復号モジュール（１０４）とを含む。 - 特許庁 - To provide a disk reproducing device capable of confirming the physical continuity of audio data whose data are written in a buffer memory in which the outputting of data are performed by being divided into plural times at the time of reading out the audio data in synchronization with a clock independent of the readout from the buffer memory in reproducing an audio and a reproducing rate converting device.
オーディオ再生にはバッファメモリからの読み出しに独立したクロックに同期してオーディオデータのリード時に、複数回に分割して行うバッファメモリへライトするオーディオデータの物理的な連続を確認できるディスク再生装置及び再生レート変換装置を提供する。 - 特許庁 - An image processing apparatus comprises a buffer memory 21 for storing a color mosaic image output from an imaging device 5, and a demosaic section 28 which performs image deformation upon the color mosaic image output from the buffer memory 21 and produces a color image with a plurality of color information items for each pixel.
【解決手段】撮像素子５から出力された色モザイク画像を記憶するバッファメモリ２１と、バッファメモリ２１から出力された色モザイク画像に対して、画像変形を行うと共に１画素毎に複数の色情報を備えたカラー画像を生成するデモザイク部２８とを備える。 - 特許庁 - To share a buffer memory in transmission and in reception and to effectively utilize the buffer memory in both transmission and reception, as regards communication equipment that performs packet communication with the opposite communication party according to a communication protocol such as a USB (universal serial bus) protocol, for example.
本発明は、例えばＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）プロトコル等の通信プロトコルに従って通信相手との間でパケット通信を行なう通信装置に関し、送信と受信とでバッファメモリを共用し、しかもそのバッファメモリを送信と受信との双方に有効に利用する。 - 特許庁 - An image display device 1 is provided with a display device 2 for displaying an image, an image memory buffer 4 for transmitting image data to the display device 2, and a data processing part 5 which causes the display device 2 to update images in a prescribed order by data processing of image data between the display device 2 and the image memory buffer 4.
画像表示装置１は、画像を表示するディスプレイ２と、ディスプレイ２に画像データを送信する画像メモリバッファ４と、ディスプレイ２と画像メモリバッファ４との間で画像データをデータ処理することにより、ディスプレイ２に画像を所定の順序で更新させるデータ処理部５とを備えている。 - 特許庁 - This electronic camera is provided with a buffer memory 7, in which image data arte temporarily held, and a detector 16 for detecting the remaining capacity of a battery 8 for supplying a power to the buffer memory 7.
画像データが一時的に保持されるバッファメモリ７と、バッファメモリ７に電力を供給する電池８の残容量を検出する検出部１６とを備え、検出部１６により検出された残容量に基づいて、バッファメモリ７に保持された画像データの保持可能時間をＣＰＵ１０により算出する。 - 特許庁 - Until the prescribed time elapses after the telephone conversation session has been established, the MPU 14 writes the RTP packet 60 containing the transmission voice to the buffer memory 15, reads the RTP packets 60 written in the buffer memory 15 in the order from the old one and sends them out to the IP network 30.
通話セッションが確立してから所定時間が経過するまでは、ＭＰＵ１４は送話音声を含むＲＴＰパケット６０をバッファメモリ１５に書き込むとともに、バッファメモリ１５に書き込まれたＲＴＰパケット６０を古いものから順に読み出してＩＰネットワーク３０に送出する。 - 特許庁 - A DMAC 13 monitors the address from the output circuit 12 in a fixed interval, and when the leading address of a memory region #2 of an input buffer 14 is reached, the DMAC 13 controls a bus arbiter 15 to start to write new data from the top of a memory region #1 of the input buffer 14.
ＤＭＡＣ１３は出力回路１２からのアドレスを一定間隔で監視しており、これが入力バッファ１４のメモリ領域＃２の先頭のアドレスに達したときは、ＤＭＡＣ１３がバスアービタ１５を制御して入力バッファ１４のメモリ領域＃１の先頭から新規データを書き込み始める。 - 特許庁 - In the buffer cache management method for managing data transfer between a non-volatile memory 1 and a buffer cache 8 prepared in a random access memory 2 by an operating system, flashing operation for reflecting update contents on a secondary recording medium in the cache 8 is executed in each user's writing operation.
不揮発性メモリ１とランダムアクセスメモリ２上に用意されたバッファキャッシュ８との間のデータ転送をオペレーティングシステムで管理するバッファキャッシュ管理方法において、バッファキャッシュ８の二次記録媒体への更新内容を反映するフラッシュ動作をユーザの書き込み動作ごとに行う。 - 特許庁 - The semiconductor memory having an input buffer (202) which performs buffering by inputting write data from the outside, and control circuits (501 to 506) which disable the input buffer during reading operation, and enable the input buffer when read data mask signals are inputted thereafter, is provided.
ライトデータを外部から入力してバッファリングするための入力バッファ（２０２）と、リード動作中は入力バッファを非活性状態にし、その後にリードデータマスク信号が入力されると入力バッファを活性状態にする制御回路（５０１〜５０６）とを有する半導体記憶装置が提供される。 - 特許庁 - Then an image rotation processing portion 14 when reading the input image data in the buffer secured in the input buffer memory portion 13 changes an access method corresponding to the angle of rotation to perform the rotation processing for the input imaged data in the buffer of the necessary irreducible size.
そして、画像回転処理部１４では、入力バッファメモリ部１３に確保したバッファに入力画像データを読み込む際に、回転角度に対応させてアクセス方法を変えることで、必要最小限のサイズのバッファで入力画像データに対して回転処理を行う。 - 特許庁 - The control apparatus can be constituted of an input image buffer 32, an output image buffer 36 and an address management part for requesting reading/writing from/in the buffer 32/36 to the memory out of a control part-address management part 31 and can be integrated into the encoding circuit 18 like the shown figure.
この制御装置は、入力画像バッファ３２及び出力画像バッファ３６と、制御部・アドレス管理部３１のうちのメモリにバッファ３２／３６に対する読み出し／書き込み要求を行うアドレス管理部とで構成でき、図示のように符号化回路１８に組み込むこともできる。 - 特許庁 - Each PE 1a-1h has a line buffer 11 to temporarily store data before the transfer, a data memory 12 with more capacity than that of the buffer 11, a selecting circuit 13 to control a switching of data stored into the buffer 11 and a transfer control part 14 to control data transfer.
ＰＥはそれぞれ、データ転送前に一時的にデータを格納するラインバッファ１１と、ラインバッファ１１よりもメモリ容量の多いデータメモリ１２と、ラインバッファ１１に格納するデータの切替制御を行う選択回路１３と、データの転送制御を行う転送制御部１４と、を有する。 - 特許庁 - To improve the utilization efficiency of network resources relating to a frame transfer device of the so-called "common buffer type" for tentatively storing a transmitted frame into a FIFO memory, corresponding to the frame of a common buffer constituted of the plurality of FIFO memories, reading the frame from the common buffer and transmitting it.
本発明は、送信されてきたフレームを、複数のＦＩＦＯメモリからなる共通バッファの、そのフレームに応じたＦＩＦＯメモリに一旦格納し、その共通バッファからフレームを読み出して伝送する、いわゆる共通バッファ型のフレーム転送装置に関し、ネットワーク資源の利用効率を高める。 - 特許庁 - As a result of retrieval in the buffer 4B by a CPU 1, when the firm-ware FW necessary for the operation entered by a user is not present in the buffer 4B, the CPU 1 controls a sequencer 2 which is made to transfer the firm-ware FW from the memory 3 to the buffer 4B.
ＣＰＵ１によるバッファ４Ｂ内の検索の結果、ユーザが入力した操作の実行に必要なファームウェアＦＷがバッファ４Ｂ内に存在しない場合、ＣＰＵ１はシーケンサ２を制御してシーケンサ２にメモリ３からバッファ４Ｂへ必要なファームウェアＦＷを転送させる。 - 特許庁 - When the electronic camera detects that the memory card (10) is available, the electronic camera automatically uses the built-in wireless communication circuits (7, 8) to call back the image data having been transferred to the buffer memory (5) from the external database (400) and to store the image to the memory card (10).
その後メモリカード（１０）が利用可能になったことを検知した場合には、自動的に内蔵の無線通信回路（７、８）を用いて、転送された画像データを外部のデータベース（４００）からバッファメモリ（５）に呼び戻し、メモリカード（１０）に保存する。 - 特許庁 - The exchange software 12, moreover, outputs a memory image having a program developed in the main storage memory of the exchange 11 at its software fault time, a control table and buffer and the like as they are to the shared memory 13 as the fault information 131.
交換ソフトウェア１２は、また、そのソフトウェア障害時に、交換機１１の主記憶メモリに展開されていたプログラム、制御テーブル及びバッファ類からなるメモリイメージをそのまま共有メモリ１３に障害情報１３１として出力する。 - 特許庁 - To provide a tone generation apparatus in which waveform data are stored in a NAND-type flash memory, and read out from the flash memory to a waveform memory through a buffer and simultaneously reproduced, lightening load to a CPU, and achieving well-balanced design.
ＮＡＮＤ型フラッシュメモリに波形データを格納しておき、そこから波形データをバッファ経由で波形メモリに読出しつつ再生を行う楽音生成装置において、ＣＰＵにかかる負荷を軽減し、バランスの良い設計が実現できるようにすること。 - 特許庁 - The memory control circuit includes: a plurality of chip selects controlling the plurality of memory devices; and a power saving control means transferring the memory device to a power saving mode of a different power saving level according to a command stored in a queue buffer in each chip select.
メモリ制御回路は、複数のメモリデバイスを制御する複数のチップセレクトと、メモリデバイスをチップセレクトごとに、キューバッファに保存されているコマンドに応じて異なる省電力レベルの省電力モードに移行させる省電力制御手段と、を有する。 - 特許庁 - To provide a liquid crystal display device integrated type memory capable of tinning the main body of a computer and capable of reducing the manufacturing cost of a memory and, moreover, capable of being used suitably as buffer of various input/output data as well, and a computer which is mounted with the memory.
コンピュータ本体の薄型化を図り、メモリの製造コストを低減することができ、さらに各種入出力データのバッファとしても好適に使用できる液晶表示装置一体型メモリおよびこれを搭載したコンピュータを提供する。 - 特許庁 - The delay buffer memory 132 is composed of a first memory device 132a storing the image information of black K and the image information of yellow Y and a secondary memory device 132b storing the image information of cyan C and the image information of magenta M.
遅延バッファメモリ１３２は、ブラックＫの画像情報とイエロー色Ｙの画像情報とを保持する第１メモリ装置１３２ａと、シアン色Ｃの画像情報とマゼンタ色Ｍの画像情報とを保持する第２メモリ装置１３２ｂとで構成されている。 - 特許庁 - A memory controller 200 inputs data and a first address from a bus 110, and decides a second address corresponding to the first address, and stores the data through a bus 120 as a memory interface bus in the second address of a buffer memory 400.
メモリコントローラ２００は、バス１１０からデータ及び第一のアドレスを入力し、当該第一のアドレスに対応する第二のアドレスを決定し、メモリインタフェースバスとしてのバス１２０を介して当該データをバッファメモリ４００の第二のアドレスに格納する。 - 特許庁 - A video signal for one horizontal scan period written in a write buffer memory 3 is read by a control signal of a memory input/output control circuit 9 in a frequency which is three times as high as that of an input video signal and written to a one-port memory 2.
書き込みバッファメモリ３へ書き込まれた１水平走査期間分の映像信号は、メモリ入出力制御回路９の制御信号により、入力映像信号の３倍の周波数で読み出されて１ポートメモリ２へ書き込まれる。 - 特許庁 - The memory module, which is arranged on a board and equipped with a plurality of memory devices to be controlled by an external memory controller, is provided with: a buffer having a function for detecting and correcting an error; and a nonvolatile storage region for storing the content of the error.
基盤上に配置され、外部のメモリコントローラによって制御される複数のメモリデバイスを有するメモリモジュールにおいて、エラーを検出し訂正する機能を有するバッファと、エラーの内容を記憶する不揮発記憶領域とを備えた。 - 特許庁 - When the printer engine unit 30 receives the code data of paper size of a next page, different from a page under printing in the printer engine unit 30, a memory control unit 29 secures a new band memory suitable for the printing of the next page on the blank area of the buffer memory unit 27.
プリンタエンジン部３０で印字中のページと異なる用紙サイズの次ページの符号データを受信部２１で受信した場合、メモリ制御部２９は、バッファメモリ部２７の空き領域に次ページを印刷するのに適した新しいバンドメモリを確保する。 - 特許庁 - Idle areas used for a signal delay buffer among idle areas dotted in a memory space are used for a memory block, and a start address table 120 is produced, which stores a start address of each memory block in cross- reference with a value indicated by the index section 111.
メモリ空間に散在する空き領域のうち信号遅延バッファとして使用する空き領域をメモリブロックとし、各メモリブロックの開始アドレスをインデックス部１１１の示す値と関連付けて記憶する開始アドレステーブル１２０を作成する。 - 特許庁 - A buffer memory device that writes data in an area of a buffer and reads out data from the area of the buffer sequentially specifies an area in the buffer, and, when the specification is an erroneous specification in which the area should not be specified, detects an area which should have been specified by the specification determined to be erroneous based on the specification after the erroneous specification.
データをバッファ内の領域に書込み、当該バッファ内の領域からデータを読み出すバッファメモリ装置は、バッファ内の領域を順次指定し、その指定が、指定されるべきではない領域の指定である誤指定であった場合には、当該誤指定より後の指定に基づいて、当該誤指定により指定されるべきであった領域を検出する。 - 特許庁 - The context table is stored, by a macro block unit or slice unit, in a context information buffer 16 provided by being associated with a decoded image buffer 17 which stores decoded images to be used for inter-frame prediction, and management of memory areas of the decoded image buffer 17 and context information buffer 16 is performed by taking synchronization, by a context table management processing part 1.
コンテクストテーブルについては，フレーム間予測に用いる復号画像を格納する復号画像バッファ１７に関連付けて設けられたコンテクスト情報バッファ１６にマクロブロック単位またはスライス単位で格納し，コンテクストテーブル管理処理部１により復号画像バッファ１７とコンテクスト情報バッファ１６のメモリ領域の管理を同期をとって行う。 - 特許庁 - An image processing apparatus stores, in the order of the pages, form data acquired from a PC and variable data in a form data ring buffer 31 and a variable data ring buffer 32 which are respectively set in an image memory 3, synchronously reads out the form data and the variable data from the form data ring buffer 31 and the variable data ring buffer 32 and synthesizes these data by a synthesis processing part 4.
画像処理装置は、画像メモリ３に設定したフォームデータ用リングバッファ３１と可変データ用リングバッファ３２に、ＰＣから取得したフォームデータと可変データをそれぞれページ順に記憶させるとともに、合成処理部４によって、フォームデータ用リングバッファ３１と可変データ用リングバッファ３２からフォームデータと可変データを同期して読出して合成する。 - 特許庁 - When data input operation or output operation of the flash memory device is performed, the first data input/output part and the second input/output part are operated alternately keeping the prescribed time interval, they transfer input data to the first page buffer part and the second page buffer part, or output read-out data from the first page buffer part and the second page buffer part to an external device.
フラッシュメモリ装置のデータ入力動作または出力動作のとき、第１データ入出力部と第２データ入出力部が所定の時間間隔をおいて互いに交互に動作し、第１ページバッファ部及び第２ページバッファ部に入力データを転送し、または第１ページバッファ部及び第２ページバッファ部からの読出しデータを外部装置に出力する。 - 特許庁 - In this refresh control method of a graphics memory provided with a memory cell array 50 which is separated into a frame buffer area 40 performing a screen refresh operation and a DRAM refresh data storage area 42 performing a DRAM refresh operation, the memory array of the DRAM refresh data storage area 42 other than the frame buffer area 40 is refreshed in accordance with a DRAM refresh control signal REF.
スクリーンリフレッシュ動作を行うフレームバッファ領域４０とDRAMリフレッシュ動作を行うDRAMリフレッシュデータ貯蔵領域４２に分離されたメモリセルアレイ５０を具備したグラフィックメモリ装置のリフレッシュ制御方法であって、DRAMリフレッシュ制御信号ＲＥＦに応じてフレームバッファ領域４０を除いたDRAMリフレッシュデータ貯蔵領域４２のメモリセルアレイをリフレッシュする。 - 特許庁 - The integrated chip is further provided with a memory controller that adjusts a reading request and a writing request from the comb line filter to the frame buffer and a reading request and a writing request from the IPC to the frame buffer.
集積チップは、櫛形フィルターからフレームバッファへの読取り要求および書込み要求とIPCから当該フレームバッファへの読取り要求および書込み要求とを調整するメモリコントローラを更に備えている。 - 特許庁 - A buffer of a memory 30 tentatively stores photographed picture and the picture data temporarily stored in the buffer are recorded on recording media 200, 210 for an idle time when no photographing nor setting of a photographing mode is made.
撮影した画像を一時的にメモリ３０内のバッファに記憶し、撮影や撮影モード設定などを行わない空き時間にバッファに一時的に記憶された画像データを記録媒体２００、２１０に記録する。 - 特許庁 - The comparison control part compares the teltexts stored in the respective first-third buffer memories (S7), and when they all match (YES in S8), causes the teletext stored in the first buffer memory to be output (S9).
比較制御部は、第１乃至第３バッファメモリの各々に記憶されたテレテキストを比較し（Ｓ７）、全てが一致している場合（Ｓ８でＹＥＳ）、第１バッファメモリに記憶されているテレテキストを出力させる（Ｓ９）。 - 特許庁 - A graphic processor 402 performs rendering by using model data 418 stored in a main memory 60 according to an image processing request from a main processor 400 and updates a color buffer 414 and Z buffer 416.
グラフィックプロセッサ４０２は、メインプロセッサ４００からの画像処理要求に従い、メインメモリ６０に格納されたモデルデータ４１８を用いてレンダリングを行い、カラーバッファ４１４およびＺバッファ４１６を更新する。 - 特許庁 - At the time of generation of a sub-routine branch processing instruction, a program return address (i) of a program counter 3a is saved and stored in not only a stack memory but also a stack buffer register 11, and a buffer status flag 10 is set.
サブルーチン分岐処理命令の発生時にプログラムカウンタ３ａのプログラム戻り番地（ｉ）をスタックメモリ９だけでなくスタックバッファレジスタ１１にも待避格納するとともに、バッファステータスフラグ１０をセットする。 - 特許庁 - The semiconductor storage device includes a memory cell array (MCA), a first buffer (RXK), a second buffer (RXC), first circuits (101, 102, 103), a second circuit (104), a first DLL circuit (RXDLL), and a second DLL circuit (TXDLL).
メモリセルアレイ（ＭＣＡ）、第１バッファ（ＲＸＫ）、第２バッファ（ＲＸＣ）、第１回路（１０１，１０２，１０３）、第２回路（１０４）、第１ＤＬＬ回路（ＲＸＤＬＬ）、及び第２ＤＬＬ回路（ＴＸＤＬＬ）を設ける。 - 特許庁 - In a semiconductor memory, a DQ (data input/out-put) buffer switching circuit 8 connects either DQ, buffer out of DQ buffers 9a-9d to a DQ, pad P1 for an IO degeneration mode test conforming to signals T1-T4.
半導体メモリ１において、ＤＱバッファ切換回路８は、信号Ｔ１〜Ｔ４に従って、ＤＱバッファ９ａ〜９ｄのうちのいずれかのＤＱバッファをＩＯ縮退モードテスト用のＤＱパッドＰ１に接続する。 - 特許庁 - Since the scanned image data in the scanning buffer 25 are coded and then stored in an image memory 23, when the coding is delayed, the quantity of the scanned image data in the scanning buffer 25 reaches the 1st prescribed quantity.
スキャンバッファ２５内のスキャン画像データは、符号化されてから第２画像メモリ２３に記憶されるので、この符号化が遅れたときに、スキャンバッフ２５内のスキャン画像データの量が第１所定量に達する。 - 特許庁 - To provide a synchronous type semiconductor memory in which an input buffer circuit can be activated only by a required operation cycle without deteriorating high speed responsiveness of an input buffer, and reduction of the current consumption can be realized.
入力バッファの高速応答性を損なうことなく必要な動作サイクルでのみ入力バッファ回路を活性化させ、低消費電流化をも実現することができる同期型半導体記憶装置を提供すること。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
