「buffer memory」を含む例文一覧(3204)
＜前へ 1 2 .... 28 29 30 31 32 33 34 35 36 .... 64 65 次へ＞- A transfer indication switch is operated to specify which image in the images stored in the buffer memory is to be transferred to a display part in the step S4.
ステップＳ４では転送指示スイッチを操作し、バッファメモリに記憶されている画像のうち、どの画像を表示部に転送するかの指示を行う。 - 特許庁 - When a shutter release button is pressed, still picture photography processing is started and image data obtained through the still picture photography processing are stored in a buffer memory.
そして、シャッタボタンが押下されると、静止画撮影処理を開始し、該静止画撮影処理により得られた画像データをバッファメモリに記憶する。 - 特許庁 - To provide a control device and a control method by which recording ability or reproduction ability can be determined in consideration of the operation of a buffer memory.
バッファメモリの動作を考慮した記録能力または再生能力の判定が可能な制御装置および制御方法を提供する。 - 特許庁 - Images extracted by an image capture device 32 among the images output from the camera 30 are stored in a first buffer memory 34.
カメラ３０から出力される画像の中から画像キャプチャ装置３２によって抽出された画像が第１バッファメモリ３４に記憶される。 - 特許庁 - When a shutter button 11 is fully depressed for imaging, a buffer memory 4 records respective image data imaged by each of imaging sections 3, 4.
シャッタボタン１１の全押しにより撮像を行うと、各撮像部３、４で撮像したそれぞれの画像データが、バッファメモリ６４に記録される。 - 特許庁 - If possible, packet data stored in storage positions of the buffer are read and new packet data are written to the same position through single memory access.
可能ならバッファの記憶位置に記憶されているパケットデータを読み出し、単一のメモリアクセスで新しいパケットデータを同一の位置に書込む。 - 特許庁 - When a CPU part 6 is not congested, the MAC frame collected from the buffer 4 is written into a dual memory as trace information.
ＣＰＵ部６が輻輳していない場合には、バッファ４より収集したＭＡＣフレームはトレース情報としてデュアルメモリ９に書き込まれる。 - 特許庁 - After the dynamic image is picked up, the selector 8 selects the ch.2 signal from the buffer memory 7 and this signal is processed and recorded on the disk.
動画撮像終了後、セレクタ８はバッファメモリ７からｃｈ．２信号を選択し、この信号は画像処理されてディスクに記録される。 - 特許庁 - When the accumulated quantity of data exceeds the prescribed number of bytes, a data compression part 70 is started to execute data compression and compressed data are stored in a 2nd buffer memory 82.
蓄積量が所定バイト以上になると、データ圧縮部７０を起動し、データ圧縮を行って第２のバッファメモリ８２に蓄積する。 - 特許庁 - To receive required IP packets without missing, as well as without flooding the receiving buffer memory of a network interface device with unnecessary IP multicast packets.
不要なＩＰマルチキャストパケットでネットワークインターフェース装置の受信バッファメモリを溢れさせることなく、必要なＩＰパケットを喪失せずに受信する。 - 特許庁 - To provide a data processing device capable of processing data within a predetermined period and restraining a large-scale buffer memory.
予め設定された時間内にデータの処理が可能であって、しかもバッファメモリの大規模化を抑えることが可能なデータ処理装置を提供する。 - 特許庁 - The R, G, B data of each pixel in the spectral image of each photographed wavelength band is subjected to multiplane addition composition and is stored in a buffer memory B (S20).
撮影された各波長帯の分光画像の各画素のＲ，Ｇ，Ｂデータをマルチプレーン加算合成して、バッファメモリ（Ｂ）に記憶する（Ｓ２０）。 - 特許庁 - To provide a hard disk drive capable of simultaneously performing write processing and read processing without the need of a large capacity buffer memory.
大容量バッファメモリを必要とせずに、書き込み処理と読み込み処理とを同時に行うことが可能なハードディスクドライブを提供すること。 - 特許庁 - A packet processor 10a monitors an accumulation amount of a receiving buffer memory 15a while receiving the packets transmitted from a packet processor 10b.
、パケット処理装置１０ａは、パケット処理装置１０ｂから送信されたパケットを受信しつつ、受信バッファメモリ１５ａの蓄積量を監視する。 - 特許庁 - When a resident quantity of an FIFO buffer memory (1) reaches a prescribed value, a voltage-controlled crystal oscillator (3) generates a reception regenerating clock (c).
電圧制御水晶発振器（３）はＦＩＦＯメモリバッファ（１）の滞留量が所与の一定値に達すると、受信再生クロック（ｃ）を生成する。 - 特許庁 - The measured time is stored in a memory (buffer management table 103) included in the computer system and utilized as a transmission interval for data transmission.
その計測した時間をコンピュータシステムが内蔵するメモリ（バッファ管理テーブル１０３）に格納して、データ送信の送信間隔として利用する。 - 特許庁 - This NAND flash memory device comprises a data loading circuit loading program data in a page buffer having a first latch and a second latch.
本発明によるＮＡＮＤフラッシュメモリ装置は、第１ラッチと第２ラッチを有するページバッファにプログラムデータをローディングするデータローディング回路を含む。 - 特許庁 - Data demodulated by the demodulation means is continuously written into the buffer memory by waiting for the arrival of succeeding data of the same type.
復調手段で復調されたデータのバッファメモリへの書き込みを、後続の同じ種別のデータの到着を待ってから連続して行なう。 - 特許庁 - The position of a read from the memory buffer 12 reaches the position where the compressed audio data are stored, the player 13 starts the streaming playback.
メモリバッファ１２からの読み込み位置が圧縮オーディオデータの格納された位置に到達すると、プレイヤー１３はストリーミング再生を開始する。 - 特許庁 - To provide an image encoding device capable of performing arithmetic encoding processing of an image with a small buffer memory capacity without breaking the arithmetic encoding processing.
少ないバッファメモリ容量にて画像の算術符号化処理を破綻させることなく行える画像符号化装置を提供することである。 - 特許庁 - To provide a camera capable of photographing at a temporally equal interval even when a consecutive shot frame speed is decreased after a free capacity of a buffer memory becomes small.
バッファメモリの空きが少なくなった後、連写コマ速は落ちても、時間的に等間隔で撮影することのできるカメラを提供する。 - 特許庁 - Only when they match each other, a tri-state buffer 4g enables the flash memory chip 6 to be read.
そして、コンペアレジスタ４ｆによる比較結果が一致した場合のみ、トライステイトバッファ４ｇによってフラッシュメモリチップ６に対する読み出しが許可される。 - 特許庁 - A buffer memory using amount adjusting means 114 sets a predetermined amount according to the remaining battery capacity detected by the voltage detection part 113.
バッファメモリ使用量調整手段１１４は、電圧検出部１１３が検出した残電池容量に応じて所定量を設定する。 - 特許庁 - When a shutter button is depressed, the imaging device starts processing the still image, and puts the image data obtained by processing the still image into a buffer memory.
そして、シャッタボタンが押下されると、静止画撮影処理を開始し、該静止画撮影処理により得られた画像データをバッファメモリに記憶する。 - 特許庁 - To realize a shift register function with a simple configuration in an optical buffer memory which temporarily stores optical signal, without converting the signal into an electrical signal.
光信号を電気信号に変換することなく一時的に記憶する光バッファメモリにおいて、簡便な構成でシフトレジスタ機能を実現する。 - 特許庁 - A print engine performs printing based on a print image developed in the buffer memory and a pattern 40 is printed at the edge of a print sheet.
プリントエンジンはこのバッファメモリに展開された印刷画像をもとに印刷を実行し、印刷用紙の縁には図柄４０が印刷される。 - 特許庁 - In the flash memory data storage apparatus, a multistage flash input buffer unit is incorporated in which data bus width is gradually extended and the period of a control clock is gradually made longer.
データバス幅が漸次増加し、制御する制御クロックの周期が漸次増加する多段階のフラッシュ入力バッファ部を内蔵する。 - 特許庁 - When print job of low priority is carried out, by obtaining a memory region of capacity capable of concurrent acquisition of both print buffer 0 and print buffer 1 and at the same time, allotment of a memory region for a scanning job of high priority is required, part of memory region ensured for the print job is released, and the released region is allotted for the memory region for implementing the scanning job.
低優先順位の印字ジョブが、印字バッファ０及び印字バッファ１の同時取得を可能とする容量のメモリ領域を獲得して実行されている際に、高優先順位のスキャンジョブのメモリ領域の割り当てが要求された場合、印字ジョブが確保しているメモリ領域の一部を開放し、この開放されたメモリ領域をスキャンジョブを実行するためのメモリ領域として割り当てる。 - 特許庁 - The control means continuously reads the data to be transmitted until the data in the buffer memory are cleared up from the area of the buffer memory in a prescribed timing or when the buffer storage amount reaches a prescribed value and the communication with the certain terminal adopts the power saving mode, and allows the transmission means to continuously transmit the data to be transmitted.
その制御手段は、その或る端末との間の通信がその省電力モードであるときに、所定のタイミングまたはバッファ蓄積量が或る一定値に達したときに、そのバッファメモリのその領域からそのバッファメモリ内のデータがなくなるまでその送信すべきデータを連続的に読み出して、その送信手段にその送信すべきデータを連続的に送信させる。 - 特許庁 - This measuring instrument is provided with a communication means having communications via a network, a memory means storing the firmware operating the measuring instrument, a buffer means temporarily storing communication data, and a control means downloading the firmware of a new version from a server on the network to store it on the buffer means by controlling the communication means then writing the content of the buffer means on the memory means.
測定器において、ネットワークを介して通信を行う通信手段と、測定器を動作させるファームウェアが格納された記憶手段と、通信データを一時記憶するバッファ手段と、信手段を制御してネットワーク上のサーバから新しいバージョンのファームウェアをダウンロードしてバッファ手段に記憶した後バッファ手段の内容を記憶手段に書き込む制御手段とを設ける。 - 特許庁 - When a mishit is detected in the prefetch buffer 210, a request generation part 240 generates a request to a memory according to a memory access request from the processor, and an address conversion part 250 converts the start address of burst transfer of the wrap-around memory access request from the processor.
プリフェッチバッファ２１０においてミスヒットが検出されると、リクエスト生成部２４０はプロセッサからのメモリアクセスリクエストに従ってメモリへのリクエストを生成し、アドレス変換部２５０はプロセッサからのラップアラウンドメモリアクセスリクエストのバースト転送の開始アドレスを変換する。 - 特許庁 - When a fault occurs in a buffer memory 122, in a router 100, a quality-of-service (QoS) management section 125 determines whether available memory capacity allocated to a queue becomes a threshold or more with the occurrence of the fault (determines whether a memory capacity is insufficient).
ルータ装置１００は、ＱｏＳ管理部１２５がバッファメモリ１２２に障害が発生した場合に、障害の発生に伴ってキューに割り当てられた使用可能なメモリ量が閾値以上となるか否かを判定する（メモリ量が不足するか否かを判定する）。 - 特許庁 - To provide a tone generation apparatus in which waveform data are stored in a NAND-type flash memory, and read out from the flash memory to a waveform memory through a buffer and simultaneously reproduced, lightening load to a CPU, and achieving well-balanced design.
ＮＡＮＤ型フラッシュメモリに波形データを格納しておき、そこから波形データをバッファ経由で波形メモリに読出しつつ再生を行う楽音生成装置において、ＣＰＵにかかる負荷を軽減し、バランスの良い設計が実現できるようにすることを目的とする。 - 特許庁 - To provide a memory control system for enabling priority processing both in write processing to the memory of a processor and read processing from the memory in a multiprocessor system and making common a data buffer to be used in write processing and read processing.
マルチプロセッサシステムにおいて、プロセッサのメモリに対する書き込み処理と、メモリから読み出し処理の両方において優先処理を可能にし且つ書き込み処理時と読み出し処理時に使用するデータバッファの共通化を図るメモリ制御方式を提供する。 - 特許庁 - Multithreaded software for making a system memory 20 function as FIFO is executed, whereby input data from the input buffer circuit 13 is written to a hard disk 24 from the system memory 20 asynchronously from its writing processing to the system memory 20.
システム・メモリ２０をＦＩＦＯとして機能させるマルチスレッドのソフトウェアを実行することで、入力バッファ回路１４からの入力データはシステム・メモリ２０に書き込まれる処理をされながら、これとは非同期にシステム・メモリ２０からハードディスク２４へ書き込み処理される。 - 特許庁 - A system control part 19 judges whether the pulse signal MIR is at the "H" level or not by each predetermined dot area and writes "1" or "0" in a buffer memory 24.
システム制御部１９は、所定のドット領域毎にパルス信号ＭＩＲが“Ｈ”レベルか否かを判定し、バッファメモリ２４に“１”又は“０”を書き込む。 - 特許庁 - For example, A page buffer is divided into two groups (31, 32) for a memory cell array 10, and word lines WLi are bisected (WL1_i, WLr_i) at the divided position.
たとえば、メモリセルアレイ１０に対し、ページバッファを２つのグループ（３１，３２）に分割し、その分割した位置でワード線ＷＬｉを２分割（ＷＬｌ＿ｉ，ＷＬｒ＿ｉ）する。 - 特許庁 - When the focus evaluation value is decreased and reaches a value lower than the prescribed value, the CPU 19 throws only a switch SW1 (Figure 3) in the memory 6 to a position of other buffer.
ＣＰＵ１９は、焦点評価値が減少して所定値より低くなると、メモリ６内のスイッチＳＷ１(図３)のみを他方のバッファ側に切り替える。 - 特許庁 - To provide a pad layout for a large-capacity semiconductor memory device used to realize a data input/output buffer which is operated stably and at a high speed.
安定かつ高速で動作するデータ入出力バッファを実現するための大容量半導体記憶装置のためのパッドレイアウトを提供する。 - 特許庁 - An image signal processing section 66 applies various image processes to the respective image data recorded in the buffer memory 64 and thereafter the resulting image data are fed to an image composite section 67.
バッファメモリ６４に記録された各画像データは、画像信号処理部６６で各種の画像処理が施された後、画像合成部６７に送られる。 - 特許庁 - The data transfer speed of data recorded in the disk-like recording medium is controlled in accordance with the data quantity of data held in the buffer memory.
また再生時、ディスク状記録媒体の回転速度が再生可能な回転速度になるまでの間、バッファメモリに保持した先読みしたデータを出力する。 - 特許庁 - Thus, it is not required to transfer all data from the buffer memory and the error detection processing can be executed on the way of the error detection.
これにより、誤り検出器に全データをバッファメモリから転送する必要をなくし、誤り検出処理も途中から実行できるようにする。 - 特許庁 - An apparatus and a method for controlling cache of hard disk devices recognize the data to be retrieved from a non-volatile memory medium 5 by taking into consideration of cache data stored in a cache buffer 2 in the past.
キャッシュ・バッファ２に以前から記憶されているキャッシュ・データを考慮し、不揮発性の記憶媒体５から検索すべきデータが識別される。 - 特許庁 - The image display device comprises: a memory type display device 10 and a frame buffer for storing an image data displayed on it; a liquid crystal display (LCD) driver IC 37; a recording section 30; and a CPU 36.
メモリ性表示デバイス10とそれに表示される画像データを記憶するためのフレームバッファと、LCDドライバIC37と、記録部30と、CPU36とを備えた画像表示装置。 - 特許庁 - When the focus evaluation value is increased and reaches a value higher than the prescribed value, the CPU 19 throws the switch SW1 (Figure 3) and a switch SW2 (Figure 3) in the memory 6 to a position of the other buffer.
ＣＰＵ１９は、焦点評価値が増加すると、スイッチＳＷ１(図３)およびＳＷ２(図３)をもう一方のバッファ側に切り替える。 - 特許庁 - While the error corrector corrects errors in the first set of data, the error detector detects errors in the second set of data stored in the second buffer memory.
エラー訂正器が、データの第１セット内のエラーを訂正する間に、エラー検出器は、第２バッファメモリ内に保存されたデータの第２セット内のエラーを検出する。 - 特許庁 - After the reset signal is released, the CPU 1 decides whether a power saving flag is present in an internal buffer memory of the power saving control part 19 or not.
そして、ＣＰＵ１は、このリセット信号が解除された後、省電力制御部１９の内部バッファメモリに省電力フラグがあるか否かを判定する。 - 特許庁 - A memory 514 for received value storage stores the received values successively read out of the input buffer 513 and reads every six stored received values.
受信値格納用メモリ５１４は、入力バッファ５１３により連続的に読み出される受信値を記憶し、記憶している受信値を６つ単位で読み出す。 - 特許庁 - To provide a semiconductor memory in which a time required for activation of address buffer output to selection of a word line.
本発明の目的は、アドレスバッファ出力が活性化されてからワード線が選択されるまでの時間を短縮する半導体記憶装置を提供することである。 - 特許庁 - An EP information extraction circuit 63 extracts highly accurate error location information from an EP buffer memory 62 and outputs to an error correction circuit 60.
ＥＰ情報抽出回路６３は、ＥＰバッファメモリ６２から確度の高いエラー位置情報を抽出してエラー訂正回路６０に出力する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
